搜索资源列表
DES_16keys用VC生成DES加解密算法的16轮密钥
- 用VC生成DES加解密算法的16轮密钥， 可直接用于编写DES的VHDL的密钥生成模块 -Generated using DES encryption and decryption algorithm VC 16-round keys can be directly used to write the VHDL DES key generation module
IDEA_EN_TOP
- IDEA加密运算模块，运算速率100Mbps，请大家参考-IDEA encryption algorithms module, computing speed 100Mbps, please refer to
IDEA_DE_TOP
- IDEA解密运算模块，运算速率100Mbps，请大家参考-IDEA decryption computing module, computing speed 100Mbps, please refer to
RIJNDAEL_EN_TOP
- AES加密运算模块，运算速率100Mbps，请大家参考-AES encryption algorithms module, computing speed 100Mbps, please refer to
RIJNDAEL_DE_TOP
- AES解密运算模块，运算速率100Mbps，请大家参考-AES decryption computing module, computing speed 100Mbps, please refer to
SHA1_TOP
- sha_1加密运算模块，运算速率100Mbps，规格512位请大家参考-encryption algorithms sha_1 module, computing rate of 100Mbps, the specifications please refer to 512
Linux_bc
- 对vga接口做了详细的介绍，并且有一 ·三段式Verilog的IDE程序，但只有DMA ·电子密码锁，基于fpga实现，密码正 ·IIR、FIR、FFT各模块程序设计例程， ·基于逻辑工具的以太网开发，基于逻 ·自己写的一个测温元件（ds18b20）的 ·光纤通信中的SDH数据帧解析及提取的 ·VHDL Programming by Example（McGr ·这是CAN总线控制器的IP核，源码是由 ·FPGA设计的SDRAM控制器，有仿真代码 ·xili