搜索资源列表
DES_Verilog
- 这是我用Verilog写的DES加解密程序,准确的说这是一份实验报告,里面不但有程序还有简单的注释[主要是针对仿真的波形的],我主要写的是主控部分,密钥生成部分参考了下版原康宏的程序.该程序即可加密也可解密,选用CycloneII器件即能跑到100Mhz以上.-This is what I used to write Verilog the DES encryption and decryption procedures, accurate to say that this is a test
blindsignature
- 利用RSA实现盲签名。使用c++编写。真实模拟,测试通过。-Achieved using RSA blind signature. Prepared using c++. Real simulation test.
Testbench
- 这是一段verilog的调用测试例子,可以以此作为参考,对其他verilog仿真时,进行调用。-This is a verilog call the test example, can be used as a reference, on the other Verilog simulation call.