搜索资源列表
timer
- 51单片机实现的4路设备工作时间计时器,有C51源码和Proteus仿真文件,还包括VB编写的上位机数据采集程序源码,通过串行口读取设备工作时间数据。-4-way MCS51 hours timer device, a C51 source and the Proteus simulation files, including VB, PC data acquisition program source code, read through the serial port device work
Design_of_FPGA_Responder
- 抢答器在各类竞赛中的必备设备,有单路输入的,也有组输入方式,本设计以FPGA 为基础设计了有三组输入(每组三人),具有抢答计时控制,能够对各抢答小组成绩进行相应加减操作的通用型抢答器;现行的抢答器中主要有两种:小规模数字逻辑芯片译码器和触发器来做,另外一种用单片机来做;小规模数字逻辑电路比较复杂,用单片机来做随着抢答组数的增加有时候存在I/O 口不足的情况;本设计采用FPGA 来做增强了时序控制的灵活性,同时由于FPGA 的I/O 端口资源丰富,可以在本设计基础上稍加修改可以设计具有多组输入的抢