抢答器在各类竞赛中的必备设备，有单路输入的，也有组输入方式，本设计以FPGA 为基础设计了有三组输入(每组三人)，具有抢答计时控制，能够对各抢答小组成绩进行相应加减操作的通用型抢答器；现行的抢答器中主要有两种：小规模数字逻辑芯片译码器和触发器来做，另外一种用单片机来做；小规模数字逻辑电路比较复杂，用单片机来做随着抢答组数的增加有时候存在I/O 口不足的情况；本设计采用FPGA 来做增强了时序控制的灵活性，同时由于FPGA 的I/O 端口资源丰富，可以在本设计基础上稍加修改可以设计具有多组输入的抢

四路多功能抢答器1）抢答器可容纳二组2位选手，每组设置一个抢答按钮供选手使用；主持人可控制加分减分。 2）电路具有第一抢答信号的鉴别和锁存功能。在主持人按开始键发出抢答指令后， 倒计时显示器显示抢答初始时间并开始倒计时，若参赛选手按抢答按钮，倒计时显示器显示回答初始时间并开始倒计时。此时，电路具备自锁功能，即按下它后，再反复按动该组按钮，不影响显示。具有互锁功能，即某组抢答成功后，能自动封锁其他组的抢答信号； 3）如果无人抢答，计时器倒计时到零，主持人可以按开始键，开始