CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 通讯/手机编程 搜索资源 - 数字锁相

搜索资源列表

  1. pll_improvement

    1下载:
  2. 一种改进的全数字锁相环设计 一种改进的全数字锁相环设计-an improved DPLL design an improved design DPLL
  3. 所属分类:通讯/手机编程

    • 发布日期:2008-10-13
    • 文件大小:100.26kb
    • 提供者:李敏
  1. dpll_disign

    0下载:
  2. 关于数字锁相环的一点东西,关于数字锁相环的一点东西
  3. 所属分类:通讯/手机编程

    • 发布日期:2008-10-13
    • 文件大小:129.84kb
    • 提供者:fanhk
  1. FPGA_some_pll

    1下载:
  2. 关于数字锁相环的一点东西,可以下来看看
  3. 所属分类:通讯/手机编程

    • 发布日期:2008-10-13
    • 文件大小:9.2kb
    • 提供者:fanhk
  1. digitalPLL

    0下载:
  2. 数字锁相环实现源码,有很大的参考价值。 由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
  3. 所属分类:RFID编程

    • 发布日期:2008-10-13
    • 文件大小:2.42kb
    • 提供者:sharny
  1. 13898375FPGA_FIR

    0下载:
  2. 尽管频率合成技术已经经历了大半个世纪的发展史,但直到今天,人们对 它的研究仍然在继续。现在,我们可以开发出输出频率高达IG的DDS系统, 武汉理工大学硕士学位论文 已能满足绝大多数频率源的要求,集成DDS产品的信噪比也可达到75dB以上, 已达到锁相频率合成的一般水平。电子技术的发展己进入数字时代,模拟信号 数字化的方法也是目前一个热门研究课题,高速AD、DA器件在通信、广播电 视等领域的应用越来越广泛。本次设计完成了软件仿真和硬件实现,对设计原 理和设计结果进行了一
  3. 所属分类:通讯/手机编程

    • 发布日期:2008-10-13
    • 文件大小:148.86kb
    • 提供者:包真
  1. verilog

    0下载:
  2. 采用用verilog语言编写的全数字锁相环的源代码。-Verilog language used by all-digital phase-locked loop' s source code.
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-03-29
    • 文件大小:100.67kb
    • 提供者:采儿
  1. pll

    2下载:
  2. 关于数字锁相环方面的代码,觉得还可以,或许对大家有用-the code of the pll
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-04
    • 文件大小:2.39kb
    • 提供者:joe
  1. pll

    0下载:
  2. 实现同步时采用锁相环,锁相环实现的原理,及源代码,-Implementation of the principle of phase-locked loop, and the source code,
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-24
    • 文件大小:109.24kb
    • 提供者:qin
  1. c

    0下载:
  2. wcdma里面扩频所需的0号扰码源文件,并产生S行曲线,实现超前滞后门位同步-this is GOOD!
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-01
    • 文件大小:15.54kb
    • 提供者:vann
  1. PLL

    0下载:
  2. 锁相环问题的仿真,可以解决数字锁相环的仿真问题-Phase-locked loop simulation problem, can solve the problem of digital phase-locked loop simulation
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-03-30
    • 文件大小:1.11kb
    • 提供者:wangxinyi
  1. weitongbu

    2下载:
  2. 数字锁相环实现位同步信号的提取,含电路图,和源代码-Digital phase-locked loop to achieve bit synchronization signal extraction, including schematics, and source code
  3. 所属分类:通讯/手机编程

    • 发布日期:2013-03-22
    • 文件大小:578.29kb
    • 提供者:hulianhua
  1. The_shortwave_high-speed_QAM_signal_fast_without_j

    0下载:
  2. 一种短波高速QAM信号快速无抖动码元同步方案的设计,文章基于Gardner定时误差检测算法、预滤波和一阶过零检测锁相环理论,结合卡尔曼 滤波算法,设计了一种快速无抖动的短波高速QAM信号全数字解调码元同步方案,从理论上 推导了方案中各个参数的设置方法,并在不同的信道环境下测试算法的性能,仿真结果显示 该方案具有优良的性能。 -A short high-speed QAM signal symbol timing quickly without jitter in the desi
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-03-29
    • 文件大小:186.85kb
    • 提供者:longx
  1. bit-sychronization

    0下载:
  2. 全数字锁相环实现位同步,通过3个触发器实现码元的边沿提取。基带码采用M序列仿真。-DPLL to achieve bit synchronization, achieved through three trigger symbol of the edge extraction. Baseband codes using M-sequence simulation.
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-08
    • 文件大小:555.96kb
    • 提供者:林竹
  1. paper3

    1下载:
  2. MPSK解调的关键在于载波同步和码元同步.这里采用 数字锁相环实现载波同步和码元同步.pdf-MPSK demodulation key symbol synchronization and carrier synchronization. Here digital phase-locked loop carrier synchronization and symbol synchronization. Pdf
  3. 所属分类:3G develop

    • 发布日期:2017-11-17
    • 文件大小:600.27kb
    • 提供者:li
  1. CEUZRZQ

    0下载:
  2. 实现4阶数字锁相环,老外写的,有详细注释,如果您觉得不错,就re一下()
  3. 所属分类:USB编程

    • 发布日期:2018-04-19
    • 文件大小:1kb
    • 提供者:rarif
  1. KEXQ30

    0下载:
  2. 关于数字锁相环方面的代码,觉得还可以,或许对大家有用()
  3. 所属分类:android开发

    • 发布日期:2018-04-21
    • 文件大小:1kb
    • 提供者:esfocijyed
  1. 一个电动车控制器方案

    5下载:
  2. 1》 起步噪音抑制-60/120相角兼容选择(D孔)-ABS柔性电子刹车(X孔) 2》 断电高电平刹车SH和低电平刹车SL-转把电压兼容3.5和4.1的转把 3》 外接低电平防盗抱死锁电机-平均电流限流-峰值电流抑制-运行电流过大保护-电池低压检测3.1基准电压-限速20选择-同步整流-霍尔相序错误保护-上电防飞车-转把短路保护-上电安全自检-LED闪烁次数和快慢表示状态和故障代码-数字和模拟仪表输出接口-电机堵转3秒保护 4》备用电源2次欠压应急行驶功能选择口在Q孔-在48V正常欠压情况
  3. 所属分类:通讯编程

    • 发布日期:2018-04-22
    • 文件大小:1.03mb
    • 提供者:健康程序员
搜珍网 www.dssz.com