搜索资源列表
CA_GEN
- 这是GPS接收机，基带处理模块中CA码产生模块设计代码，用于码跟踪环。代码设计巧妙，采用了后台机配合的方式，可以灵活产生各卫星的PN码，节约了触发器资源-This is the GPS receiver, Baseband Processing Module CA code generator module design code for the code tracking loop. Code so cleverly designed and adopted a background with
divde_clk10m
- 一种带负反馈,无见相思曲的高精度锁相环,采用双D触发器实现-PLL
Design_of_FPGA_Responder
- 抢答器在各类竞赛中的必备设备，有单路输入的，也有组输入方式，本设计以FPGA 为基础设计了有三组输入(每组三人)，具有抢答计时控制，能够对各抢答小组成绩进行相应加减操作的通用型抢答器；现行的抢答器中主要有两种：小规模数字逻辑芯片译码器和触发器来做，另外一种用单片机来做；小规模数字逻辑电路比较复杂，用单片机来做随着抢答组数的增加有时候存在I/O 口不足的情况；本设计采用FPGA 来做增强了时序控制的灵活性，同时由于FPGA 的I/O 端口资源丰富，可以在本设计基础上稍加修改可以设计具有多组输入的抢
bit-sychronization
- 全数字锁相环实现位同步，通过3个触发器实现码元的边沿提取。基带码采用M序列仿真。-DPLL to achieve bit synchronization, achieved through three trigger symbol of the edge extraction. Baseband codes using M-sequence simulation.
SHIXUN
- D触发器，运用VHDL语言编写，属于课程设计环节。-D flip-flop, using VHDL language, belonging to curriculum design aspects.
SPComm触发器
- 需要安装spcom控件，提高串口4针和7针进行输出，可以模拟触发电平，启动或停止工业设备，如变频器的运行和停止。(Need to install SPCOM controls, increase the serial port 4 and 7 needles for output, can simulate the trigger level, start or stop industrial equipment, such as the operation and stop of the fr