实现在FPGA上的频率计，用VHDL预言实现，可以显示在六位数码管上，范围为1khz至50Mhz(Frequency tester by FPGA)

FPGA开发板数码管按键测试程序 数码管跑数 独立按键控制数码管加一 开关控制数码管亮灭(FPGA development board digital tube key test program digital tube running number independent keystroke control digital tube add a switch to control the digital tube)

基于fpga的vhdl数码管显示模块。已经译码，采用串行数据。(number displar base on vhdl)