搜索资源列表
FPGA
- 本文介绍了一种新的使用串行通信进行DSP远程在线编程方法。对设计中的主要技术：DSP与PC机的串口通信、Flash编程以及DSP自引导等进行了详细介绍。结合TI公司的TMS320VC33处理器，阐述了具体的实现方法
42pcb
- 该工程是一个FPGA的开发板 主要包括了FPGA芯片:EP3C25Q240C8 FPGA的配置芯片采用：EPCS16 USB芯片：CY7C68013A USB的FLASH采用：24LC64 AD芯片：AD9238 电源部分：LMS1117-3.3两块分别对USB、模拟部分和FPGA供电；LMS1117-1.2为FPGA核心电压；LMS1117-2.5为 IO口及PLL供电 9盏LED，4个开关 主要完成的一个功能是高速模拟信号的采集，以及上位机传输
linkport
- td通信系统中FPGA与DSP之间使用linkport（LVDS）传输的源代码，包括源代码和实际速率测试报告-TD-SCDMA,linkport,lvds
priya
- dsp using fpga is a very good book.
fir
- 基于FPGA 的dsp模块下建立的语音压缩中的混合滤波器组-FPGA-based dsp established under the voice compression modules in the hybrid filter banks
dsp-presentation
- xilinx提供的用于数字信号处理开发的FPGA资料。-xilinx FPGA DSP
dsp_flow
- xilinx提供的用于数字信号处理开发的FPGA资料。-xilinx FPGA DSP
34
- TD-SCDMA的长期演进TD-LTE。为减轻TD-LTE综测仪开发中调试的复杂性，通过研究分析TD-LTE系统原语，提出了一种基于DSP TMS320C6455和FPGA 5vsx95tff1136(Xilinx)芯片的原语追踪平台。-Long-term evolution of TD-SCDMA, TD-LTE. TD-LTE system primitives through research and analysis in order to reduce the complexity o
maopao
- TD-SCDMA的长期演进TD-LTE。为减轻TD-LTE综测仪开发中调试的复杂性，通过研究分析TD-LTE系统原语，提出了一种基于DSP TMS320C6455和FPGA 5vsx95tff1136(Xilinx)芯片的原语追踪平台。-Long-term evolution of TD-SCDMA, TD-LTE. TD-LTE system primitives through research and analysis in order to reduce the complexity o
paixufahanshu
- TD-SCDMA的长期演进TD-LTE。为减轻TD-LTE综测仪开发中调试的复杂性，通过研究分析TD-LTE系统原语，提出了一种基于DSP TMS320C6455和FPGA 5vsx95tff1136(Xilinx)芯片的原语追踪平台。-Long-term evolution of TD-SCDMA, TD-LTE. TD-LTE system primitives through research and analysis in order to reduce the complexity o
sushu1
- TD-SCDMA的长期演进TD-LTE。为减轻TD-LTE综测仪开发中调试的复杂性，通过研究分析TD-LTE系统原语，提出了一种基于DSP TMS320C6455和FPGA 5vsx95tff1136(Xilinx)芯片的原语追踪平台。-Long-term evolution of TD-SCDMA, TD-LTE. TD-LTE system primitives through research and analysis in order to reduce the complexity o
uart
- 基于FPGA的RS232串口通信程序。可以和MCU的单片机，还有DSP，以及上位机通信 -FPGA- based RS232 serial communication program.And MCU can be single-chip, as well as DSP, and the host computer communication
FPGA_ASIC-DSP和FPGA共用FLASH进行配置的方法
- 通过ASIC、DSP、CPU对FPGA进行配置(Through the ASIC, DSP and CPU on the FPGA configuration)