CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 通讯/手机编程 搜索资源 - uart Verilog

搜索资源列表

  1. verilog_UART

    0下载:
  2. UART verilog hdl 实现-UART Verilog HDL achieve
  3. 所属分类:串口编程

    • 发布日期:2008-10-13
    • 文件大小:3.31kb
    • 提供者:天天
  1. uart

    0下载:
  2. this a Uart source code using Verilog.
  3. 所属分类:串口编程

    • 发布日期:2008-10-13
    • 文件大小:10.05kb
    • 提供者:Daniel Zhang
  1. uart

    2下载:
  2. 采用CPLD实现串口通信(Verilog硬件描述语言)
  3. 所属分类:串口编程

    • 发布日期:2008-10-13
    • 文件大小:4.99kb
    • 提供者:wuzhidong
  1. uart

    0下载:
  2. Uart port 是一段不错的,完全可综合的verilog源码
  3. 所属分类:串口编程

    • 发布日期:2008-10-13
    • 文件大小:735.3kb
    • 提供者:fengcr
  1. uart(Verilog)

    0下载:
  2. RS232的verilog源代码,如果需要的可以
  3. 所属分类:串口编程

    • 发布日期:2008-10-13
    • 文件大小:10.18kb
    • 提供者:陈强
  1. uart

    0下载:
  2. UART接口的VERILOG代码,经过调试成功!
  3. 所属分类:串口编程

    • 发布日期:2008-10-13
    • 文件大小:5.96kb
    • 提供者:刘思平
  1. uart

    0下载:
  2. 串口通信的接收和发送数据的verilog编程,对每条语句有详细说明其实现的功能。
  3. 所属分类:串口编程

    • 发布日期:2010-11-19
    • 文件大小:473.13kb
    • 提供者:yiyi1223
  1. uart

    0下载:
  2. 串口通讯 PC发送FPGA接受后回传 verilog语言-uart verilog
  3. 所属分类:Com Port

    • 发布日期:2017-03-24
    • 文件大小:2.83kb
    • 提供者:赵云
  1. uart

    0下载:
  2. Verilog实现串口收发数据,包括整个quartus工程-Verilog serial port to send and receive data, including the whole quartus project
  3. 所属分类:Com Port

    • 发布日期:2017-03-29
    • 文件大小:548.13kb
    • 提供者:王伟
  1. UART

    5下载:
  2. 本人自己编写的FPGA异步串口通信模块(UART),基于QuartusII环境,verilog语言编写,包含仿真和全部程序及说明,验证通过,具有很好的稳定性和参考价值!-I have written of the FPGA asynchronous serial communication module (UART), based on QuartusII the environment, verilog language, including simulation and all the pr
  3. 所属分类:Com Port

    • 发布日期:2017-04-09
    • 文件大小:2.16mb
    • 提供者:Kerwin
  1. FPGA-RS232-verilog

    1下载:
  2. fpga上的串口驱动程序,包括接收主机来的数据(deserial)和发送由FPGA产生的数据(serial).该程序的调试需要借助串口调试助手-serial port driver on the fpga, including the receiving host to the data (deserial) and send the data generated by the FPGA (serial) to pc. The program needs the serial debug deb
  3. 所属分类:Com Port

    • 发布日期:2017-03-23
    • 文件大小:488.83kb
    • 提供者:yvaine
  1. UART

    2下载:
  2. 内含有完整的UART代码,包括发送和接受,且有testbench,可以直接仿真调试-Contain complete UART code, including send and receive and there testbench, can directly Simulation debugging
  3. 所属分类:Com Port

    • 发布日期:2017-03-29
    • 文件大小:8.88kb
    • 提供者:李佳
  1. UART

    0下载:
  2. 带有自适应功能的UART,是用VERILOG编写的源码,包括测试文件,与大家分享-Adaptive function with UART, are prepared using VERILOG source code, including test papers, to share with you
  3. 所属分类:Com Port

    • 发布日期:2017-04-14
    • 文件大小:3.88kb
    • 提供者:wangdali
  1. UART

    0下载:
  2. 利用Verilog实现一个UART接口,包含三个源文件rcvr.v\txmit.v\uart.v -Verilog realization of the use of a UART interface, the source file contains three rcvr.v \ txmit.v \ uart.v
  3. 所属分类:Com Port

    • 发布日期:2017-03-26
    • 文件大小:1.72kb
    • 提供者:speed
  1. uart

    1下载:
  2. verilog写的与电脑通信的uart,我实验过了,一切都很好,工作很好-verilog written communication and computer uart, I had the experiment, everything is very good, very good work
  3. 所属分类:Com Port

    • 发布日期:2017-03-29
    • 文件大小:11.96kb
    • 提供者:山哥
  1. xapp345_verilog

    0下载:
  2. IrDA & UART Design (Verilog)
  3. 所属分类:Com Port

    • 发布日期:2017-04-07
    • 文件大小:10.48kb
    • 提供者:skif-as
  1. UART

    0下载:
  2. Verilog实现的UART程序,用ISE打开工程文件即可-Verilog implementation UART program, open the project file with the ISE can be
  3. 所属分类:Com Port

    • 发布日期:2017-03-28
    • 文件大小:21.63kb
    • 提供者:Roy
  1. Uart-Verilog

    1下载:
  2. verilog实现串口通讯,包括verilog代码和testbench代码-verilog serial communication, including the verilog code and testbench Code
  3. 所属分类:Com Port

    • 发布日期:2017-05-03
    • 文件大小:773.38kb
    • 提供者:代工
  1. uart

    0下载:
  2. 一个具有固定波特率的 UART 串口收发器,可以实现 串口收发器,可以实现 9600 波特率的串口通信, 能够与 PC 机串口进行通信,支持 8 比特数据位、 1 比特停止位、无校验硬件流控模式(A fixed baud rate UART serial transceiver, can realize serial transceiver, can achieve 9600 baud rate serial communication, and can communicate with PC
  3. 所属分类:串口编程

    • 发布日期:2018-01-05
    • 文件大小:442kb
    • 提供者:寒山
  1. UART发送接收奇偶校验

    1下载:
  2. 状态机,串口收发,以及奇偶校验。 even_parity.v奇偶校验; receive_byte.v字节接收; send_byte.v字节发送(state machine,UART even_parity.v even parity; receive_byte.v receiving byte; send_byte.v sending byte)
  3. 所属分类:串口编程

    • 发布日期:2018-04-29
    • 文件大小:2kb
    • 提供者:陈宇晨
« 12 3 »
搜珍网 www.dssz.com