搜索资源列表
uart
- Uart port 是一段不错的，完全可综合的verilog源码
async_transmitter
- RS232串口发送模块，verilog编写，可综合-async_transmitter verilog module
crc32_4
- 实现了crc功能的verilog源程序。可以综合。-verilog code for crc
DDFS_verilog
- 直接数字频率综合器，采用ROM压缩法，经过FPGA验证和AISC实现-Direct digital frequency synthesizer, using ROM compression method, validation and AISC through FPGA Implementation
i2c_src
- 自己写的i2c master程序，verilog实现，综合可用，配置好参数自动完成I2C数据传输。 -i2c master program by myself, verilog achieve,synthesis available, configured parameters automatically I2C data transfers.