CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 通讯/手机编程 搜索资源 - verilog clock

搜索资源列表

  1. devider10

    0下载:
  2. 实现对时钟信号的二分频和十分频,二者作为系统的两个输出(Realization of two frequency division and ten frequency division of clock signal,and the two are used as the two output of the system.)
  3. 所属分类:通讯编程

    • 发布日期:2018-01-11
    • 文件大小:820kb
    • 提供者:钰洤
搜珍网 www.dssz.com