搜索资源列表
ddc_scl_detect
- 显示器ddc数据通道的时钟和数据信号检测的Verilog代码。
DDC.rar
- 个DDC使用的级联滤波器,结构CIC6+CFIR+PFIR,DDC using a cascade filter, the structure of CIC6+ CFIR+ PFIR
GSM_DDC
- GSM中数字下变频器的matlab辅助设计,并可以采用matlab生成verilog代码。-GSM digital down converter in the matlab-aided design, and can be used matlab generate verilog code.
gsm_ddc
- 基于GSM的数字下变频代码,能够直接生成Verilog代码,需要Synplify DSP 支持。-GSM DDC code. This Model can directly generate RTL code via Synplify DSP.