搜索资源列表
EXPT12_10_PHAS_PLL1
- VHDL 实现DDS的数字移相信号发生器的设计代码.直接解压打开就可以运行..自己写的代码-VHDL shifter DDS signal generator design code. Directly extract can run on open .. write their own code
qpsk.rar
- 载波同步是QPSK信号相干解调的一项关键技术。,Carrier synchronization signal coherent QPSK demodulation is a key technology.
VHDL.rar
- 为了满足对移动通信中带外的要求 GMSK调制器的改进 用数字信号处理方法实现Gmsk调制器,In order to meet the needs for in-band mobile communications requirements of GMSK modulator to improve the use of digital signal processing method Gmsk modulator
USB2.0
- UTMI全称为 USB2.0 Transceiver Macrocell Interface，此协议是针对USB2.0的信号特点进行定义的，分为8位或16位数据接口。目的是为了减少开发商的工作量，缩短产品的设计周期，降低风险。此接口模块主要是处理物理底层的USB协议及信号，可与SIE整合设计成一专用ASIC芯片，也可独立作为PHY的收发器芯片，下以8位接口为例介绍PHY的工作原理及设计特点。 -UTMI called USB2.0 Transceiver Macrocell Interfac
ps110
- bpsk信号调制，用于产生一种雷达信号。-BPSK signal modulation, used to generate a radar signal.
rng
- 通信系统中的噪声发生器，可用于ＣＤＭＡ信号源电路。-Communication system noise generator can be used for CDMA signal source circuit.
ask
- 通信系统数字信号调制，振幅监控ask信号的调制和解调的VHDL代码-Communication systems digital signal modulation, amplitude control ask signal modulation and demodulation of the VHDL code for
mpsk
- 数字通信多进制相移键控mpsk信号的调制与解调的VHDL代码。-Digital Communication-ary phase-shift keying mpsk signal modulation and demodulation of the VHDL code.
weitongbu
- 数字锁相环实现位同步信号的提取,含电路图，和源代码-Digital phase-locked loop to achieve bit synchronization signal extraction, including schematics, and source code
I2C
- I2c串口程序，实现I2c串口控制器功能，需要和epprom模块、信号发生器联合使用，该程序有应带信号功能。-I2c serial program achieve I2c serial controller functionality, needs and epprom modules, signal generators used in combination, the program has to be with a signal function.
miaobiao
- 秒表应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。 秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止及启动。 秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为B
monifashu
- 用VHDL实现了对外部信号的消抖功能,将信号平稳无毛刺的接收，同时模拟一个时钟频率发送一段数据(The function of eliminating jitter of external signal is realized by VHDL, and the signal is stable and receive without burr)