CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 三人表决器

搜索资源列表

  1. VHDL范例

    1下载:
  2. 最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句) LED七段译码 多路选择器(使用if-else语句) 双2-4译码器:74139 多路选择器(使用when-else语句) 二进制到BCD码转换 多路选择器 (使用case语句) 二进制到格雷码转换 双向总线(注2) 汉明纠错吗译码器 三态总线(注2) 汉明纠错吗
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:41.88kb
    • 提供者:kerty
  1. 三人表决器

    0下载:
  2. Three-input Majority Voter -- The entity declaration is followed by three alternative architectures which achieve the same functionality in different ways. -Three-input Majority Voter -- The entity declaration is followed by three alternative a
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.28kb
    • 提供者:蔡孟颖
  1. srbjq

    0下载:
  2. quartus环境下开发的三人表决器(三种不同的描述方式)maxplusII兼容
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.17kb
    • 提供者:garychan
  1. voterandcounter

    0下载:
  2. 用VHDL写的源代码程序,包涵三人表决器,七人表决器,全加器以及模24,模60的计数器,都是单文件的,由于程序小又多,所以集中在一起,供新学习VHDL语言的朋友们参考。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.12kb
    • 提供者:韩笑
  1. 22

    0下载:
  2. VHDL语言实现三人表决器控制电路,有优先级自主设定等功能-VHDL language to achieve three of the voting machine control circuit, a priority setting features such as autonomous
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.19kb
    • 提供者:夏巍
  1. srbjq

    0下载:
  2. vhdl实现的三人表决器,大家一起交流一下,-VHDL realization of three voting machines and we can work together to exchange about
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.11kb
    • 提供者:孟旭
  1. voter

    0下载:
  2. 用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真 -Design using VHDL language VHDL three new voting system for the design document and save it to check the compiler waveform simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:32.96kb
    • 提供者:米石
  1. biaojueqi

    0下载:
  2. 通过VHDL实现一个三人表决器,两个或者两个以上人投票,择通过,否则,无法通过-VHDL implementation through a three-person voting machines, two or more than two votes, whichever is adopted, otherwise, can not
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:181.23kb
    • 提供者:李智
  1. VHDL

    0下载:
  2. 一些VHDL的简单实例,包括各种计数器,三人表决器等-Some simple examples of VHDL, including the various counters, three voting machines, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:42.26kb
    • 提供者:dxeicho
  1. LAB5

    0下载:
  2. 七人表决器 七个按键,若按下个数多于三个,表示通过,LED点亮-Seven voting machines seven keys, press the number if more than three, said that through, LED lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:608.06kb
    • 提供者:wonder
  1. 300-C51B

    0下载:
  2. 300个原创程序之C51第二部分 12864显示模块 2005 CCTV ROBOT 2005 CCTV_N 2005电子设计竞赛 2006 CCTV ROBOT 4X4键盘 8253频率计 8人表决器 AD9850DDS AD9851DDS DS1820 EX-board I2C总线驱动程序 LED电子钟 PS2接口 TC1297 Test USB_IDE 串口摸拟 冲床自动进料控制 冷光源调光 基于51内
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-08
    • 文件大小:1.65mb
    • 提供者:高海军
  1. vhdlcoder

    1下载:
  2. 本文件夹包含了16个VHDL 编程实例,仅供读者编程时学习参考。 一、四位可预置75MHz -BCD码(加/减)计数显示器(ADD-SUB)。 二、指示灯循环显示器(LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicount 十、可
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:57.82kb
    • 提供者:李磊
  1. bjq3

    0下载:
  2. 表决器 三人表决 2个人以上通过就亮灯,不然不亮-Voting machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:222.66kb
    • 提供者:张强
  1. The.design.of.the.voting.machine

    0下载:
  2. 表决器的设计 设计一个三人的表决器,其中有二人以上同意则投票通过。演示结合实验箱上A区、J区的LED及按键。工作过程如下:带锁的按键按下时,按键上的灯亮表示投票同意;按键松开时,灯熄灭表示投票反对;SW1-SW3这三个按键是3人的投票键,L1灯亮表示投票通过,且蜂鸣器响;L1灯熄灭表示投票未通过,且蜂鸣器不响。利用原理图和VHDL编程相结合的方法来实现-The design of the voting machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:34.9kb
    • 提供者:duopk
  1. vhdl

    0下载:
  2. 三人表决器(三种不同的描述方式)以及通用寄存器-Three voting machine (a descr iption of three different ways), and general-purpose registers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.53kb
    • 提供者:Jason
  1. CPLD-Three-voting

    1下载:
  2. CPLD/FPGA 设计实例手册 用VHDL语言设计三人表决器 用原理图输入的方式设计三人表决器 用verilog-HDL语言设计三人表决器-CPLD/FPGA design example manual Three of the voting machine VHDL language Schematic design of a three-member voting Verilog-HDL language design three-member voti
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.63mb
    • 提供者:叶子
  1. Three-of-the-voting-machine.doc

    0下载:
  2. 三人表决器,是三个人进行投票表决。投票结果是为三人投的多数-Three of the voting machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:25.87kb
    • 提供者:无名
  1. a

    0下载:
  2. 三人表决器,但拨开两个及其以上开关时,Led就会亮起,只有一个开关时,灯不亮-Three of the vote, but poke two and above switch, Led will light up when there is only one switch, the light does not shine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:89.12kb
    • 提供者:赵婷
  1. Zircon_Digital

    0下载:
  2. 多选一多路器,三人表决器,触发器,RS寄存器(Choose a road, three people vote, trigger, RS register)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:25.61mb
    • 提供者:何名一
搜珍网 www.dssz.com