搜索资源列表
buff8
- 八位双向三态控制，可用于端口输入及输出的控制-eight bidirectional three state control port can be used to import and export controls
VHDL范例
- 最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句） LED七段译码 多路选择器（使用if－else语句） 双2－4译码器：74139 多路选择器（使用when－else语句） 二进制到BCD码转换 多路选择器 （使用case语句） 二进制到格雷码转换 双向总线（注2） 汉明纠错吗译码器 三态总线（注2） 汉明纠错吗
44vhdl
- 44个vhdl实例 注1： 含有不可综合语句，请自行修改 注2： 一些PLD只允许I/O口对外三态，不支持内部三态，使用时要注意 注3: 设计RAM的最好方法是利用器件厂家提供的软件自动生成RAM元件，并在VHDL程序中例化-44 VHDL examples Note 1 : Includes an integrated statement, the initiative to revise Note 2 : Some PLD only allows I / O exte
codeofvhdl2006
- 【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
I486bus
- 基于VHDL语言开发的I486总线接口程序。实现了一个三态的总线，可保证数据的正常传输。-based on VHDL development of the I486 bus interface procedures. Implementation of a three-state bus can ensure that the normal data transmission.
PLDsheji
- 含有：多时钟系统设计，如何处理建立保持时间，如何处理内部三态电路，消除组合逻辑产生的毛刺，用单片机配置fpga-contain : multi-clock system design, how to deal with the establishment and maintenance of the time, how to handle the internal three-state circuit, Elimination of the combinational logic Burr,
043e09dc-24fa-4069-97fe-2bd3d7abf050
- rt12864m样例程序，管脚号 管脚名称 电平 管脚功能描述 1 VSS 0V 电源地 2 VCC +5V 电源正 3 V0 - 对比度（亮度）调整 4 RS(CS） H/L RS=\"H\",表示DB7--DB0为显示数据 4 RS(CS） H/L RS=\"L\",表示DB7--DB0为显示指令数据 5 R/W(SID) H/L R/W=\"H\",E=\"H\",数据被读到DB7--DB0 5 R/W(SID) H/L R/W=\"L\",E=\"H→L\
VHDL
- 注1： 含有不可综合语句，请自行修改 注2： 一些PLD只允许I/O口对外三态，不支持内部三态，使用时要注意 注3: 设计RAM的最好方法是利用器件厂家提供的软件自动生成RAM元件，并在VHDL程序中例化
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
74HC595
- 找了很久才找到的。现上传上来共享。 M74HC595 是一个八位串行输入，平行输出的位移缓存器；平行输出为三态输出。在SCK 的上升缘，串行数据由SDI输入到内部的八位位移缓存器，并由Q7’输出。 而平行输出，则是在LCK 的上升缘，将在八位位移缓存器的数据存入到八位平行输出缓存器。当OE 的控制讯号为低致能时， 平行输出端的输出值，等于平行输出缓存器所储存的质。而当OE 的控制讯号为高电位，也就是输出关闭时，平行输出端会维持在高阻抗状态。. M74HC595 保持了和一般74HC5
yiqiyibiaojianpaxianshi
- 仪器仪表键盘显示模拟系统，用AT89S52芯片作为系统的CPU，控制系统的按键及显示器部分。用8路同相三态双向总线收发器74LS245芯片驱动LED。4X4矩阵键盘作为系统人机交互的重要部分，用于向单片机应用系统输入数据或控制信息，设计4X4矩阵键盘分别对应键码“0-F”。系统可以实现的基本功能包括开机LCD液晶屏幕显示“大专05电子信息X班XXX毕业设计”信息；按下任意一个按键，LCD液晶屏幕显示相应按键的信息。在基本功能的基础上还增加了一个扩展功能，即增加一个LED数码管同步显示相应键码
LED12x48
- 该项目是用三态分时扫描法驱动法实行控制12×48个发光二极管的驱动，并实现串口通讯，内附原理图，程序，DATAsheet
用assign 语句描述的三态门
- 用assign 语句描述的三态门，三态双向驱动器，3-8 译码器，8-3 优先编码器等等,With the assign statement describing the three-state gate, three-state bi-directional drive, 3-8 decoder ,8-3 priority encoder, etc.
373为三态输出的八D透明锁存器
- 373为三态输出的八D透明锁存器，共有54/74S373和54/74L373两种线路结构,373 for the three-state output of the eight D transparent latch, a total of two lines 54/74S373 and 54/74L373 structure
fx2n-PLC-wincc..rar
- 包括三菱PLC下位机软件及上位机WINCC组态软件实现自动化及组态控制,Including Mitsubishi PLC software and the lower PC configuration software WINCC achieve automation and configuration control
74ls164.rar
- 74HC595是具有8位移位寄存器和一个存储器，三态输出功能。,74HC595 is an 8-bit shift register and a memory, three-state output.
0809chengxu
- AD0809程序，ADC0809 是8 位逐次逼近型A/D转换器。它由一个8路模拟开关、一个地址锁存译码 器、一个A/D 转换器和一个三态输出锁存器组成（见图1）。多路开关可选通8个模拟通道， 允许8 路模拟量分时输入，共用A/D 转换器进行转换。三态输出锁器用于锁存A/D 转换完 的数字量，当OE 端为高电平时，才可以从三态输出锁存器取走转换完的数据。-AD0809 procedures, ADC0809 is an 8-bit successive approxima
cmd_state
- vhdl的三态门的实现！双向的输入输出！-vhdl doors of the tri-state to achieve! Two-way input and output!
fpgatri
- FPGA三态门的VHDL实现。包括2种不同的实现方法。编译环境是Quartus-VHDL 3-state gate FPGA implementation. Including two kinds of different implementations. Build environment is Quartus
niosii-triple-speed-ethernet-4sgx230-qsys-141
- 利用nios在altera的cyclone4sgx平台上实现一个三态以太网控制器(Implementation of a three state Ethernet controller using Nios)