CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 中值滤波器

搜索资源列表

  1. amo_tool_V1_2_6

    1下载:
  2. 名称:amo的编程小工具集合版本:V1.2.6 我平时编程和设计时常用的小工具集合。功能: 1-8位校验和 2-16位校验和 3-计算CRC8 4-计算CRC16 5-计算CRC32 6-计算MD5 7-计算SHA1 8-十六进制字符串转换为Ascii字符串 9-Ascii字符串转换为十六进制字符串 10-十六进制字符串转换为浮点数 11-浮点数转换为十六进制字符串 12-统计文章的字符个数,精确到每一个字符 13-把文件转换为C语言数组(这样可以把文件嵌入到我们的程序中) 14-电阻值选型(开
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2013-12-06
    • 文件大小:40.29kb
    • 提供者:amo
  1. median

    1下载:
  2. 用verilog编辑的中值滤波器!语言旁表有注释方便理解!-Using Verilog editor median filter! Language beside the table annotated to facilitate understanding!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-05
    • 文件大小:1.69mb
    • 提供者:yuming
  1. chengkonglvboqi

    0下载:
  2. 程控滤波器的程序,包括由CH451程序用来驱动LED显示和按键,HC4051的程控程序,以及单片机中断等相关程序,通过按键来使HC4051开关发生改变,从而由其控制的频率值发生变化,通过LED可以显示,即可达到程控的作用,是在Keil C51中运行的-Filter program procedures, including procedures used by the CH451 display and keypad LED drivers, HC4051 the program procedu
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:2.59kb
    • 提供者:xiaolu
  1. VHDL_100_1

    1下载:
  2. 第43例 四位移位寄存器 第44例 寄存/计数器 第45例 顺序过程调用 第46例 VHDL中generic缺省值的使用 第47例 无输入元件的模拟 第48例 测试激励向量的编写 第49例 delta延迟例释 第50例 惯性延迟分析 第51例 传输延迟驱动优先 第52例 多倍(次)分频器 第53例 三位计数器与测试平台 第54例 分秒计数显示器的行为描述6 第55例 地址计数器 第56例 指令预读计数器 第57例 加.c减.c乘指令的
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-03-29
    • 文件大小:333.28kb
    • 提供者:zyw
  1. ISD4004

    0下载:
  2. ISD4004系列工作电压3V,单片录放时间8至16分钟,音质好,适用于移动电话及其他便携式电子产品中。芯片采用CMOS技术,内含振荡器、防混淆滤波器、平滑滤波器、音频放大器、自动静噪及高密度多电平闪烁存贮陈列。芯片设计是基于所有操作必须由微控制器控制,操作命令可通过串行通信接口(SPI或Microwire)送入。芯片采用多电平直接模拟量存储技术, 每个采样值直接存贮在片内闪烁存贮器中,因此能够非常真实、自然地再现语音、音乐、音调和效果声,避免了一般固体录音电路因量化和压缩造成的量化噪声和"金属
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:2.08kb
    • 提供者:小老鼠
  1. PSoCAnalogModule

    0下载:
  2. PSoC常用模拟模块,介绍了cypress公司的PSoC1系列中的常用模拟模块:可编程增益放大器模块PGA,可编程阀值比较器模块CMPPRG,双极点低通滤波器模块LPF2,12位模数转换器模块ADCINC12,6位数模转换器模块DAC6。-Common PSoC analog module, introduced the company' s PSoC1 series cypress common simulation modules: a programmable gain amplif
  3. 所属分类:SCM

    • 发布日期:2017-04-25
    • 文件大小:397.65kb
    • 提供者:张启升
  1. Quartus

    1下载:
  2. Quartus程序是滤波器+功率检测+相关计算+TDD时隙切换,从滤波输出的过采样信号中随机指定输出其中的一路信号输出用来做功率检测和相关计算,相关计算完全采用串行计算比较的方式得到最大值,然后根据这个最大值的位置推算出上、下行时隙的切换点位置。-Filter+ Quartus program is related to computing power detection++ TDD time slot switch, from the filtered output signal over a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:45.39kb
    • 提供者:郑志龙
  1. shape

    0下载:
  2. 滤波器设计,利用中值法完成的梯形滤波的算法,可用于谱仪的滤波器-filter verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:564byte
    • 提供者:帅秀
  1. DSP

    0下载:
  2. 自适应权向量法(AWVM) 检测弱信号常用LMS滤波算法. 这种方法的最大缺陷之 一是滤波器的权系数仅根据总误差值来调整的. 因此, 这些权系数相互有牵连, 这是LMS自 适应滤波器收敛响应较慢的原因之一. 克服这一缺点的一种方法是采用格型滤波算法. 应用 格型LSL滤波于AWVM中检测噪声中的高频弱信号, 并应用DSP实现高速数据处理, 仿真结 果证明了它的可行性和实时性及优越性.-Adaptiveweightvectormethod (AWVM) indetectingwea
  3. 所属分类:DSP program

    • 发布日期:2017-04-08
    • 文件大小:246.79kb
    • 提供者:李丽
  1. DDS-program

    0下载:
  2. DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分(如Q2220)。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码;而相位累加器根据 dds 频率控制码在每个时钟周期内进行相位累加,得到一个相位值;正弦计算器则对该相位值计算数字化正弦波幅度(芯片一般通过查表得到)。DDS芯片输出的一般是数字化的正弦波,因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。-The chips mainly includes DDS frequen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:24.24kb
    • 提供者:林春权
  1. filter

    2下载:
  2. 用vhdl硬件描述语言写的中值滤波器,主要对尖峰脉冲进行消除。在fpga上实现。-Vhdl hardware descr iption language used to write the median filter, mainly to eliminate spikes. Implemented on the fpga.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-08-16
    • 文件大小:210kb
    • 提供者:momowang
  1. CIC-filter-design

    0下载:
  2. CIC滤波器的设计,实验中用到的所有完整的工程文件在test5文件夹下。 (1)一级CIC滤波器的设计,完整的工程文件包含: cic_only.mdl ma_only_standard.mdl (2)多级CIC滤波器的设计,完整的工程文件包含: cic_5th_order_pipe1.mdl cic_5th_order_pipe2.mdl fixed_point_cic.mdl (3)CIC插值和抽取滤波器的设计,完整的工程文件包含: cic
  3. 所属分类:DSP program

    • 发布日期:2017-03-26
    • 文件大小:123.21kb
    • 提供者:
  1. DVBS_variable_interpo_ation_rate_in_the_CIC_filter

    0下载:
  2. DVBS中可变插值率CIC滤波器设计及其FPGA实现-DVBS variable interpolation rate in the CIC filter design and FPGA implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:256.47kb
    • 提供者:saxon
  1. Reconfigurablefliter

    0下载:
  2. 自己编写的SystemC源代码,拥有五级流水线的可重构图像滤波器,支持两种图像滤波算法,中值滤波和邻域平均滤波,支持算法配置-I have written SystemC source code, the reconfigurable image filter has a five-stage pipeline, supports two types of image filtering algorithms, median filtering and neighborhood average
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:18.11mb
    • 提供者:SuperWang
  1. MedianFilter

    0下载:
  2. 基于DSP的中值滤波器算法,能对图像进行平滑处理,达到流畅的效果-DSP-based median filter algorithm for image smoothing can achieve smooth results
  3. 所属分类:DSP program

    • 发布日期:2017-05-02
    • 文件大小:683.65kb
    • 提供者:jianan
  1. IIR

    0下载:
  2. IIR滤波器是线性数字滤波器中最常见的一种类型。在一个给定的时间上IIR的输入依赖于它们的输入和先前的输出值。-IIR digital filter is a linear filter is the most common type. At a given time IIR input depending on their previous input and output values.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:46.87kb
    • 提供者:Isabelle Cheung
搜珍网 www.dssz.com