CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 伪随机码

搜索资源列表

  1. serial_produce

    0下载:
  2. 设计一个能够自启动的24-1的伪随机码(111101011001000)发生器。 设计一个序列信号发生器,产生一个011100110011序列码。 实现序列1110100。测试序列码波形 个人比较欣赏第二种方法 -to design an 24-1 since the start of the pseudo-random number (111101011001000) generator. Design of a signal sequence generator to pro
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:52.33kb
    • 提供者:那锋
  1. vhdl

    0下载:
  2. 伪随机码发生器的VHDL实现 随着通信理论的发展,早在20世纪40年代,香农就曾指出,在某些情况下,为了实现最有效的通信,应采用具有白噪声的统计特性的信号。另外,为了实现高可靠的保密通信,也希望利用随机噪声。然而,利用随机噪声最大困难是它难以重复产生和处理。直到60年代,伪随机噪声的出现才使这一难题得到解决
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:212.49kb
    • 提供者:张之晗
  1. pn127

    0下载:
  2. 这是个128位的串行伪随机码发生器,还可以进一步扩充-128 This is a serial pseudo-random code generator, can be further expanded
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:436.2kb
    • 提供者:lee
  1. ca

    1下载:
  2. 基于vhdl/verilog的gps接收机伪随机码产生程序。已经过仿真综合。-Based on vhdl/verilog of the gps receiver pseudo-random code generation process. Simulation has been integrated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.28kb
    • 提供者:包鼎华
  1. mcode_FPGA

    0下载:
  2. 伪随机码发生器,次源码已经经过了测试并通过时序仿真验证没有任何问题,此小m序列发生器的特征多项式我没有写,但我建议大家在看原代码之前还是先看下扩频通信中m、M、Gold序列的原理,只有这样才能够真正的明白伪随机码发生器发生器的原理。-mcode_FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.23mb
    • 提供者:姜国千
  1. pseudo-randomcodegenerator

    0下载:
  2. VERILOG语言编写的伪随机码产生器,可以ISE中编绎调试-VERILOG language of pseudo-random code generator, you can unravel ISE in debugging code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:848.29kb
    • 提供者:xiangxj
  1. tongxinyuanli

    0下载:
  2. (1)、设计伪随机码电路:产生八位伪随机序列(如M序列、Gold序列等); (2)、了解D/A的工作原理及使用方法,将伪随机序列输入D/A中(如DAC0808),观察其模拟信号的特性; (3)、分析信号源的特点,使用EWB软件进行仿真; -(1), pseudo-random code circuit design: eight pseudo-random sequence generation (such as M sequences, Gold sequences, etc.)
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:227.83kb
    • 提供者:张阳
  1. weisuijiamadechanshen

    0下载:
  2. 7位伪随机码序列的产生及分析,附有7位伪随机码序列的Verilog代码-7-random sequence generation and analysis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:5.42kb
    • 提供者:kria
  1. sheji

    0下载:
  2. 伪随机码发射verilog HDL程序 大学生电子竞赛-Pseudo-random code transmitter verilog HDL program Undergraduate Electronic Contest
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.57kb
    • 提供者:朱守喜
  1. MFSG

    0下载:
  2. 实现一个可变速率的伪随机码发生器。通过拨码开关实现模式选择,选择的模式会通过数码管显示出来,同时不同的模式对应不同码速率的伪随机码。-To achieve a variable rate of the pseudo-random code generator. Mode selection via DIP switch, the mode selected by the digital display, and different modes correspond to different co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:3.25mb
    • 提供者:余冰雁
  1. frame

    0下载:
  2. verilog编写的帧同步检测代码及仿真程序。帧信息序列用伪随机码表示,同步码为100110-frame synchronization detection code written in verilog and simulation procedures with frame information using a pseudo-random code sequence, and synchronization code 10011011
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.75kb
    • 提供者:薛思洋
  1. hdb3

    0下载:
  2. 使用FPGA将伪随机码转换成DHB3吗,及解码HDB3码-encode and decode hdb3 using verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:564.98kb
    • 提供者:杨洪吉
  1. m4

    0下载:
  2. 小m4伪随机码产生+AMI编码 电路图形式,两者可分开(produce pseudo-random code,and then get it into AMI code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:126kb
    • 提供者:光暗相间
搜珍网 www.dssz.com