CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 先进先出

搜索资源列表

  1. foio

    0下载:
  2. verilog语言写的先进先出(FIFO)电路-verilog language written in FIFO (FIFO) circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:7470
    • 提供者:黄林
  1. fifo

    0下载:
  2. 异步FIFO是一种先进先出的电路,使用在需要产时数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。- Asynchronous FIFO is the electric circuit which one kind advanced leaves first, uses when needs to produce data interface s part, uses for to save, the cushion between two asynchronous clock s d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2416219
    • 提供者:刘颖
  1. FIFO

    0下载:
  2. FIFO先进先出控制,调Quartus内核-FIFO IPcore
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3177747
    • 提供者:Filter
  1. Example-b3-1

    1下载:
  2. 复杂的可编程逻辑器件硬件编程语言实例先进先出范例-The stuy of VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1270107
    • 提供者:张超
  1. Example-b4-1

    1下载:
  2. 复杂的可编程逻辑器件硬件编程语言实例上传先进先出范例通过动手实践,熟悉Altera基本宏功能的产生和实现方法。-The example of cpld
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:636587
    • 提供者:张超
  1. fifo

    0下载:
  2. 模拟页式虚拟存储管理中硬件的地址转换和用先进先出调度算法处理缺页中断.虽然是文档文件,其源代码可以直接拷贝至C++运行,并且文档最后给出相应执行结果。-Simulation of the hardware address translation page of virtual storage management and FIFO scheduling algorithm for processing a page fault, although it is a document file an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:57922
    • 提供者:hwq
  1. cunchuguanli

    0下载:
  2. 模拟请求页式存储管理中硬件的地址转换和缺页中断,并用先进先出调度算法(FIFO)处理缺页中断;-Simulation request page storage management hardware address translation and page fault interrupt and FIFO scheduling algorithms (FIFO) processing a page fault
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1584
    • 提供者:菲菲
  1. FIFO

    0下载:
  2. FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存 储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写 入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像普通存 储器那样可以由地址线决定读取或写入某个指定的地址-FIFO is the abbreviation of the English First In First Out, a FIFO data buffer, the differen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:351423
    • 提供者:李海军
  1. FIFO

    0下载:
  2. 基于vhdl语言的fifo设计,方便你了解先进先出理论-Based on the the vhdl language of fifo design, allowing you to understand the first-in, first-out theory
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:6958
    • 提供者:zhujianhua
  1. fifo

    0下载:
  2. 先进先出存储器的接口设计,采用VHDL语言-FIFO memory interface design, using VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2467194
    • 提供者:凯一
  1. fifo_syn

    0下载:
  2. 实现了同步FIFO的功能,能完成数据的先进先出,当FIFO满或者空的时候能报出满或者空的信号。-Synchronous FIFO: it can complete data FIFO, when the FIFO full or empty time can you quote us full or empty signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:164864
    • 提供者:张明涛
  1. FX2-Slave-FIFO

    0下载:
  2. usb芯片CY7C68013A例程,接口类型被动先进先出-passive first-in, first-out the usb chip CY7C68013A routine, interface type FIFO
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-11-05
    • 文件大小:67405
    • 提供者:于锋
  1. myfifo

    0下载:
  2. 在quartus II上用宏功能模块编写的fifo先进先出寄存器功能-The fifo first-in, first-out register functions megafunctions written quartus II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:381479
    • 提供者:黄灼泉
  1. asynchronous-FIFO-verilog

    0下载:
  2. FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单-FIFO is an abbreviation of the English First In First Out, is a first-in, first-out data buffer, the difference between him and ordinary memory is external read and write add
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:14636
    • 提供者:chenkun
  1. FIFO-V1.1

    0下载:
  2. FIFO 先进先出C代码,包含FIFO.c,FIFO.h文件简单易懂好用。-FIFO FIFO C code, including FIFO.c, FIFO.h file straightforward to use.
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-11-10
    • 文件大小:2328
    • 提供者:陈和畅
  1. keil_fifo_source-file

    0下载:
  2. 0V7670带FIFO模块,是针对慢速的MCU能够实现图像采集控制推出的带有缓冲存储空间的一种模块。这种模块增加了一个FIFO先进先出存储芯片。-0V7670 with FIFO module is for slow MCU control image acquisition can be achieved with the launch of a module buffer storage space. This module adds a FIFO FIFO memory chip.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-30
    • 文件大小:87112
    • 提供者:wangshasha
  1. FIFO-ring-buffer

    0下载:
  2. 用ICCAVR写的 ATmega640的串口的驱动,使用了先进先出的环形缓冲区技术 这是一个使用例子 稍微改动一下即可用到自己的项目中-ATmega640 with ICCAVR write serial driver, using FIFO ring buffer technology which is a slight change to the use of examples used in your own projects
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:4133
    • 提供者:陈成
  1. vhd4

    0下载:
  2. 用VHDL语言实现了FIFO_RAM,及先进先出储存器的实现。-Just like
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:179342
    • 提供者:chlong
  1. fifo_csm

    0下载:
  2. 一个先进先出的描述代码,用于实现先入先出的操作-first in first out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1270
    • 提供者:markt
  1. fifo2

    0下载:
  2. 异步fifo 先进先出 用于缓冲数据,用verilog HDL所写,在quartus II中测试通过,modelsim仿真-Asynchronous fifo FIFO for buffering data, using verilog HDL written in quartus II test through, modelsim simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3863
    • 提供者:T~T
« 1 23 »
搜珍网 www.dssz.com