搜索资源列表
基于CPLD-FPGA的半整数分频器的设计
- 基于CPLD-FPGA的半整数分频器的设计，用于设计EDA-based CPLD-half FPGA integer dividers in the design, design for EDA
分频器VHDL描述
- 在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。-in digital circuits, the need for regular high frequency clock operating frequency for hours, a lower frequency of the clock signal. We know that the hardware circuit design clock signal i
占空比1：1的通用分频模块
- 用vhdl实现占空比1：1的通用分频模块，非常实用，欢迎大家下载-use VHDL to achieve the common 1:1-frequency module, a very practical and you are welcome to download
占空比1：1的通用分频模块
- 占空比1：1的通用分频模块-1:1 generic-frequency module
分频器FENPIN1
- EDA中常用模块VHDL程序，不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ，25分频=2HZ，10分频=5HZ。稍微改变程序即可实现)-EDA VHDL modules commonly used procedure, the time - with a counter by the external input is required when the sub-frequency functions. Frequency Divider
C语言算法——对分查找
- 详细论述了c语言的对分查找算法！
5分频、移相VHDL程序
- 有两端VHDL程序，5分频的和分频移相的，希望大家用的上
DDS小数分频
- 文件列表(点击判断是否您需要的文件，如果是垃圾请在下面评价投诉): DDS小数分频 ...........\Block1.vhd.bak ...........\db ...........\..\add_sub_9mh.tdf ...........\..\DDS.asm.qmsg ...........\..\DDS.asm_labs.ddb ...........\..\DDS.cbx.xml ...........\..\DDS.cmp.
CPLD任意分频输出 VHDL
- CPLD任意分频输出 VHDL,调试通过
数控分频器
- 数控分频器，可自主选择分频系数
基于帧间差分的运动目标检测
- 基于帧间差分的运动目标检测
分频器设计
- 设计一个带复位的分频器，输入时钟为60MHz，输出时钟为7.5MHz。
8-LED_test.LED屏的八分屏扫描
- LED屏的八分屏扫描、这个３２个点的扫描程序、使用的芯片有MBI5026,74ch123,74ch138,LED screen s eight-screen scanning, the 32-point scanning procedures, the use of the chip have MBI5026, 74ch123, 74ch138
FPQ.rar
- 分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频,Divider vhdl descr iption of the source code at the completion of the CLK clock signal frequency of 2 hours, 4 minutes frequency, frequency of 8 hours, 16 minutes frequency
半整数分频器的实现（verilog）
- 半整数分频器的实现（verilog），本文以6.5分频为例！很实用的！,fen pin qi
FPGA分频
- xilinx spant6 PLL分频，生成4个不同频率的时钟，实现LED闪烁。(xilinx spant6 PLL frequency division)
vhdl分频器设计
- vhdl分频器设计，用quartus软件偏写，可进行时钟的分频。(Design of VHDL frequency divider)
分频器
- 一个简单的数字分频器，用于eda实验，电子技术综合实验(Digital frequency divider)
分频器
- 对频率实现分频，达到一种对外部的一种分频管理(realization of frequency division)
差分放大
- 差分电路 适用没有负电压 差分输入电路。此电路图为跟随并未方法，需要放大的话更改反馈电阻即可(Differential circuit is suitable for differential input circuit without negative voltage. The circuit diagram shows that there is no way to follow it. If amplification is needed, the feedback resistanc