CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 功能较少

搜索资源列表

  1. collectionOfImageAndinterpolation

    0下载:
  2. 该系统是一个实现图像数据采集以及对图像数据的插值处理,供其它系统进一步处理或显示的系统。具有一定的通用性,适合大多数CMOS图像传感器接入。1准确、适时的数据采集,尽量减少延迟 2采集模块具备一定的数据缓冲功能 3快速有效的数据插值 4使用较少的逻辑器件和存储器 5代码的可读性要强 -The system is a realization of image data acquisition and the image data interpolation, other system for
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:2.54mb
    • 提供者:矫渊培
  1. NiosIIexample

    0下载:
  2. NIOSII的7个c语言源码,是7个例子,分别在niosII IDE环境下实现,不同的功能。是基于altera的标准c,目前资源较少。
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:15.51kb
    • 提供者:朱峰
  1. lmsjs

    0下载:
  2. 六数码管显示,较少的源代码完成较复杂的功能,可用于嵌入式开发。
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:62.18kb
    • 提供者:李勇
  1. jiaotongdeng

    0下载:
  2. 1). 用红、绿、黄三色发光二极管作信号灯。主干道为东西向,有红、绿、黄三个灯;支干道为南北向,也有红、绿、黄三个灯。红灯亮禁止通行;绿灯亮允许通行;黄灯亮则给行驶中的车辆有时间停靠到禁行线之外。 2).由于主干道车辆较多而支干道车辆较少,所以主干道绿灯时间较长。当主干道允许通行亮绿灯时,支干道亮红灯。而支干道允许通行亮绿灯时,主干道亮红灯,两者交替重复。主干道每次放行50秒,支干道每次放行30秒。 在每次由亮绿灯变成亮红灯的转换过程中间,需要亮5秒的黄灯作为过渡,以使行驶中的车辆有时间
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.89kb
    • 提供者:靓仔
  1. reload_fir

    1下载:
  2. 这是我在Xilinx公司的FPGA上实现的FIR滤波器,调用的内部核,其特色是可以用较少的资源实现该功能,而且可以实现参数重载,即从外部MCU设置FIR滤波器的参数-This is my Xilinx FPGA to achieve the FIR filter, called internal audit, its characteristics can be achieved with fewer resources to this function, and the overload p
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:15.95mb
    • 提供者:林寒风
  1. TMS320F2812

    0下载:
  2. TMS320F2812的具体应用PCB图。除了AD口较少之外其他功能都布置好了。在实际中已经得到应用。-TMS320F2812 specific application PCB map. In addition to AD population less than the other features are arranged better. Has been applied in practice.
  3. 所属分类:DSP program

    • 发布日期:2017-04-17
    • 文件大小:267.58kb
    • 提供者:龙也
  1. NanoX_app

    0下载:
  2. nano- X是一个著名的开放式源码嵌入式GUI 软件,目的是把图形视窗环境引入到运行Linux 的小型设备和平台上。nano-X使用了分层设计的思想,可移植性非常好,nano-X 的图形引擎能够运行在任何支持readpixel,writepixel,drawhorzline, drawvertline 和setpalette 的系统之上,在底层函数的支持之下,nano-X 支持新的Linux内核帧缓存结构,并基于framebuffer来实现图像的绘制。nanox应用程序运行时占用的资源较少,s
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-09
    • 文件大小:1.31mb
    • 提供者:何庭光
  1. abc

    0下载:
  2. 它强调高度集成,而相比之下,一个微处理器只包含一个CPU (比如一台PC ) 。除了通常的算术和逻辑要素等一般用途的微处理器,微控制器还集成了更多的要素,如读写存储器的数据存储,只读存储器的存储程序,快闪记忆体的永久数据存储,外设,和输入/输出接口。在时钟频率只有32Mhz的情况下 ,微操作系统往往以非常低的速度相运行,但是这足够典型的应用。他们消耗较少的功率(毫瓦或什微) ,且具有保持功能,同时可以等待一个事件,如一个按钮的按下或中断。在睡眠状态时, CPU时钟和外设禁用,从而使它们适合用于低
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-16
    • 文件大小:25.63kb
    • 提供者:thp
  1. lingyang

    0下载:
  2. SPCE061A 是继μ’nSP?系列产品 SPCE500A 等之后凌阳科技推出的又一个 16 位结构的微控制器。与 SPCE500A 不同的是,在存储器资源方面考虑到用户的较少资源的需求以及便于程序调试等功能,SPCE061A 里只内嵌32K 字的闪存(FLASH )。较高的处理速度使μ’nSP?能够非常容易地、快速地处理复杂的数字信号。因此,与SPCE500A 相比,以μ’nSP?为核心的SPCE061A 微控制器是适用于数字语音识别应用领域产品的一种经济的选择。-SPCE061A is t
  3. 所属分类:SCM

    • 发布日期:2017-05-24
    • 文件大小:3.12mb
    • 提供者:韩凡
  1. timer

    0下载:
  2. 基于51单片机的数字时钟,可实现设定时间、设定闹铃的功能。注释较少,但框架较为清晰,使用者需要注意硬件连接是否一致。-digital timer based on MCU 51
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:1.43kb
    • 提供者:wangyan
  1. counter

    0下载:
  2. 译码器是组合逻辑电路的一个重要的器件,其可以分为:变量译码和显示译码两类。 变量译码一般是一种较少输入变为较多输出的器件,一般分为2n译码和8421BCD码译码两类。 显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能,一般其可分为驱动LED和驱动LCD两类。 -a decoder a decipherer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:44.22kb
    • 提供者:刘轨痕
  1. YCCJQ

    1下载:
  2. 该工程为远程采集器,有别于集中抄表器,采集类型较少,功能类似。-The project for the remote collection, is different from the centralized meter reading, collecting fewer types, functions similar.
  3. 所属分类:SCM

    • 发布日期:2017-11-19
    • 文件大小:8.07mb
    • 提供者:
  1. MSP-EXP430FR5739-User-Experience

    1下载:
  2. MSP430实现的多级菜单功能,采用OLED实现,占用Ram量较少-MSP430 realize multi-level menu functions, the use of OLED achieved occupancy of less Ram
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-01
    • 文件大小:132.28kb
    • 提供者:阿涛
  1. cyassl-2.3.0

    0下载:
  2. cyassl源代码,和openssl类似的功能,适合资源较少的嵌入式系统-cyassl source code, and openssl similar functionality for microcontroller systems with fewer resources
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-08
    • 文件大小:952.27kb
    • 提供者:
  1. 18.UART

    0下载:
  2. 使用verilog语言实现FPGA上的串口程序编写,可实现9600波特率下的收发功能,且占用逻辑单元较少-The use of verilog language FPGA on the serial program to achieve, can achieve 9600 baud rate transceiver function, and occupy less logical unit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:502.94kb
    • 提供者:张仑仑
  1. 5个IO口扫描25个按键

    0下载:
  2. 用5个按键实现25个按键扫描功能,工作原理简单,占用资源较少(With 5 keys to achieve 25 key scanning function, the working principle is simple, less resources)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-12-26
    • 文件大小:1.92mb
    • 提供者:小米999999
搜珍网 www.dssz.com