搜索资源列表
RC500CODE-KEILC
- 这是philips公司mifare卡的读写源程序DEMO，在他们公司下载需要特殊认证，对于开发射频卡十分有意义
daima.用VHDL语言设计一个数字秒表
- 用VHDL语言设计一个数字秒表： 1、 秒表的计时范围是0秒~59分59.99秒，显示的最长时间为59分59秒。 2、 计时精度为10MS。 3、 复位开关可以随时使用，按下一次复位开关，计时器清零。 4、 具有开始/停止功能，按一下开关，计时器开始计时，再按一下，停止计时。系统设计分为几大部分，包括控制模块、时基分频模块、计时模块和显示模块等。其中，计时模块有分为六进制和十进制计时器。计时是对标准时钟脉冲计数。计数器由四个十进制计数器和两个六进制计数器构成，其中毫秒位、十毫秒位、秒位和
SHUZIMIAOBIAO
- 秒表的逻辑结构比较简单，它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲，除此之外，整个秒表还需要一个启动信号和一个归零信号，以便能够随时启动及停止。 秒表有六个输出显示，分别为百分之一秒，十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之对应，6个个计数器全为BCD码输出，这样便于同时显示译码器的连接。当计时达60分钟后，蜂鸣器鸣响10声。 -Stopwatch logical structure is
SOC
- 在电子技术中，频率是最基本的参数之一，又与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。在本次毕业设计中我们选择使用单片机来制作数字频率计，并在实际制作中采用了直接测频法。利用延时产生的时基门控信号来控制闸门，通过在单位时间内计数器记录下的脉冲个数计算出输入信号的频率，最终送入LCD中显示。这样制作出来的频率计不仅可以满足设计题
example1
- 实现一个将时钟信号CLK十分频的功能，可以通过波形仿真来看效果。-The realization of a clock signal CLK is the frequency of the function, you can look at the effect of waveform simulation.
example1
- 本例程属于独立实验，主要是让大家熟悉一下VHDL 语言基本语法，这是比较简单的 程序了。实现一个将时钟信号clk 十分频的功能，可以通过波形仿真来看效果。 波形仿真的过程可以参考视频“波形仿真.exe”文件，有比较详细的操作方法。其实 在例程的项目中已经包含了波形仿真文件，大家可以直接仿真，观察结果。 -This routine is an independent experiment is designed to allow you familiarize yourself
example1
- 实现将时钟信号clk十分频的功能，可通过波形仿真来看效果。-To achieve the clock signal clk is the frequency function is available through the waveform simulation to evaluate the effects.
fenpengqi
- 偶数倍分频的原理十分简单，例如8分频率电路设计-Even multiple of the principle of frequency is very simple, such as 8 points Frequency Circuit
RFREADER
- 本代码是基于RC500和51系列单片机开发的射频卡读卡器的完整汇编源码，对希望做基于ISO14433 TYPEA 读卡器汇编设计的人员是十分珍贵的资料。-This is RF-READER assembler code based RC500 and 51serial microComputor.
divide_10
- 十分频 quartus实现 有RTL图-RTL is a graph realization of the frequency quartus
2010011022
- 在电子领域内，频率是一种最基本的参数，并与其他许多电参量的测量方案和测量结果都有着十分密切的关系。由于频率信号抗干扰能力强、易于传输，可以获得较高的测量精度。因此，频率的测量就显得尤为重要，测频方法的研究越来越受到重视。 频率计作为测量仪器的一种，常称为电子计数器，它的基本功能是测量信号的频率和周期频率计的应用范围很广，它不仅应用于一般的简单仪器测量，而且还广泛应用于教学、科研、高精度仪器测量、工业控制等其它领域。在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。在
example1
- 分频程序：实现一个将时钟信号clk十分频的功能-Frequency program: to achieve a frequency of the clock signal clk is the function of
div
- 我做的一个用VHDL语言的十分频程序，已通过验证，简单易学-I do a very frequent use VHDL language program, has been validated, easy to learn
sasi-fr_div
- 分频器——十分频。每十个时钟脉冲就输出一个脉冲-Divider- very frequent. Every ten clock pulses output a pulse
CPLDfrequency
- 频率计CPLD模块。主要实现多次十分频，对各位频率进行计数。锁存和清零功能-Frequency counter:function as a frequency division. counter each bit. latch and clear
gray
- verilog语言编写的十分频器源码和测试文件-a program of ten divider,with a source and test file,using the verilog language
pulse10
- VHDL十分频程序源代码。简单修改代码中的值就可以得到其他分频。-VHDL is very frequency of program source code. Simple to modify the code in the value you can get other divider.
cymometer
- 硬件频率计的实现，包括十分频，门控信号产生，频率测量等-cymometer implementation， involving 10 times divider, generating gate controling signal and frequency measurement
clk-10divide
- 基于verilog编写的十分频时钟，简单易懂，欢迎大家下载和学习-Based on the frequency counter verilog prepared very easy to understand, are welcome to download and learn
频率计实验程序代码
- XC7A35TCSG324-1的Verilog频率计程序，支持十分频，支持切换内外信号输入(Verilog frequency meter program of xc7a35tcsg324-1 supports decadal frequency division and switching internal and external signal input)