CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 十进制

搜索资源列表

  1. BCD8

    0下载:
  2. BCD码十进制8位加法器,采用超前进位的方法-8-bit decimal BCD adder yards, using look-ahead approach
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:701
    • 提供者:刘骁明
  1. cnt4_10

    0下载:
  2. 用VHDL在FPGA开发板上实现4位十进制计数器 -Use VHDL to achieve 4-bit decimal counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:171936
    • 提供者:yaoyuncheng
  1. experiment

    0下载:
  2. 4位十进制频率计设计,程序详细,可以直接应用-4 decimal frequency meter design, program details, can be applied directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1813611
    • 提供者:lan
  1. jiafaqi

    0下载:
  2. quartusii软件仿真实验代码 十进制加法计数器-quartusii software simulation code decimal addition counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:337762
    • 提供者:张惠
  1. T3-3

    0下载:
  2. 2位微机原理与接口技术实验教程 数码转换实验 将十六进制数(的ASCII码)转换为十进制数 -2 Microcomputer Principle and Interface Technology tutorials digital conversion experiments will hexadecimal number (the ASCII code) is converted to a decimal number
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:833
    • 提供者:赤鹏
  1. ds1302

    0下载:
  2. 这是我去年学51单片机时写的控制ds1302时钟芯片的头文件,每个函数都有详细的注释,时间和日期的读取直接用十进制数操作即可,复杂的转换都由内部函数自动转换。有疑问可以给我发邮件jianger2005@sina.com-This is my school last year, when 51 single-chip write control ds1302 clock chip header file, each function has detailed notes, time and dat
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:1501
    • 提供者:aleac
  1. AVR_asm

    0下载:
  2. 实用的汇编程序子程序。用AVR汇编实现。十进制数(在R16中)左移调整子程序,bcd码减法调整子程序,差在R16中bcd码(在R16中)右移调整子程序,4字节压缩bcd码相加子程序,多字节压缩bcd码相加子程序,4字节压缩bcd码减法子程序-it is sub program for avr,it is asm.for example hex<<.mul 4 byte.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:1585
    • 提供者:陈定锋
  1. EDA3

    0下载:
  2. 该程序是一个带记数使能,异步复位,带进位输出的增一 二十进制记数器,记数结果由共阴极七段数码管显示-The program is a band count enable, asynchronous reset, into digital output by 12 decimal counter, counting the results from the common cathode seven-segment LED display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:712
    • 提供者:晶晶
  1. ConvNums

    0下载:
  2. 二进制十进制转换源码,希望没有的可以用得上-it is good!
  3. 所属分类:SCM

    • 发布日期:2017-04-15
    • 文件大小:22433
    • 提供者:goege
  1. in0

    0下载:
  2. 2. IN0采集的数值在LED上以十六进制显示 3. 对IN0采集的通道进行如下处理: (1) 如果IN0<2.5V,则送00H到DAC0832 (1) 如果IN0≥2.5V, 则送FFH到DAC0832 (2) DAC0832的输出接ADC0809的IN1,同时接显示器 (3) IN1采集的电压值以十进制在CRT上显示-2. IN0 acquisition values in hex on the LED display 3. On the IN0 channel coll
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:5863
    • 提供者:万兴
  1. jiajianfa

    0下载:
  2. 使用汇编语言,通过51单片机,编制多字节加、减法以及十进制加法程序,从而来学习微处理器的工作过程。-Using assembly language, through 51, the preparation of multi-byte addition and subtraction and decimal addition procedures, so that the work to learn the process of microprocessors.
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-06
    • 文件大小:20304
    • 提供者:zdh
  1. shiyan002

    0下载:
  2. ds18b20十进制显示的转换算法 蜂鸣器报警,键盘显示,单片机实习报告-ds18b20 decimal conversion algorithm buzzer alarm display, keyboard and display, microcontroller internship report
  3. 所属分类:SCM

    • 发布日期:2017-05-03
    • 文件大小:1263420
    • 提供者:王卓
  1. sram

    0下载:
  2. 数据存储和读取电路以一个双端口SRAM为中心,用二进制计数器产生存取地址、以十进制计数器产生欲存储的数据,读出的数据经过LED七段译码,送LED数码管显示-Data storage and reading circuit in a dual-port SRAM as the central access address generated using a binary counter to generate For decimal counter data stored, read out th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:434550
    • 提供者:william
  1. jishuqi

    0下载:
  2. 主要是采用了元件例化的方式来实现十进制的一个计数器-Mainly patients with a component-based approach to achieve a decimal counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1626
    • 提供者:易云箫
  1. VHDL

    0下载:
  2. 1.7段数码译码器 2.4人表决器 3.8421码十进制计数器 4.9秒减计数器-1.7 Section 2.4 digital decoder person voting 3.8421 yards in 4.9 seconds by a decimal counter counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:7711
    • 提供者:99
  1. ex5-s3

    0下载:
  2. 基于STC51多字节十进制BCD码减法,已经调试过,汇编语言-STC51-based multi-byte BCD code the decimal subtraction, has been debugged, assembly language
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:5293
    • 提供者:路远
  1. Decimalcalculator

    0下载:
  2. 一位十进制加减乘除计算器:有容错和遇有非法计算(如除以0)时报警的功能-Decimal calculator: There is fault-tolerant function and the alarm function in case of illegal calculation(such as divided by 0)
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:11167
    • 提供者:林檎
  1. zidongpinlv

    0下载:
  2. 4位自动换挡数字频率计设计 1、 由一个4位十进制数码管(含小数点)显示结果; 2、 测量范围为1Hz~9999KHz; 3、 能自动根据7位十进制的结果,自动选择有效数据的高4位进行动态显示(即量程自动转换),小数点表示是千位,即KHz; 4、 为检测设计正确与否,应将时钟通过PLL和手控分频器产生宽范围的多个频率来测试自动换档频率计功能。 -4 automatic transmission design a digital frequency meter, by a 4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:354577
    • 提供者:李伦特
  1. digital_frequence_counter

    0下载:
  2. 设计功能: 1..用VHDL完成12位十进制数字频率计的设计及仿真。 2.频率测量范围:1Hz∼ 10KHz,分成两个频段,即1∼ 999Hz,1KHz∼ 10KHz,用三位数码管显示测量频率,用LED显示表示单位,如亮绿灯表示Hz,亮红灯表示KHz。 3.具有自动校验和测量两种功能,即能用标准时钟校验、测量精度。 4.具有超量程报警功能,在超出目前量程档的测量范围时,发出灯光和音响信号。 -Design features: 1. . Compl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:22189
    • 提供者:八毛
  1. 6

    1下载:
  2. 4位数码扫描显示电路,我们控制一个七段LED需要8个输出端口;如果要输出四位十进制数,就需要32的输出端口,这将占用大量的端口资源。采用串行扫描显示,我们只需要8+4共12个端口即可。其原理是:用一个四位的输出端控制,某一时刻只选中其中的一个LED(输出为‘1’表示选中),八位的输出端将该LED所需要显示的值输出;然后四位的输出端值改变,选中下一个LED。这样依次类推。如果选择的频率很快,达到50Hz以上,由于人眼的视觉暂留效应,看起来就像4个LED同时显示。 设计一个程序,输入四个一位十
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3700
    • 提供者:李小勇
« 1 2 ... 5 6 7 8 9 1011 12 13 14 15 ... 25 »
搜珍网 www.dssz.com