搜索资源列表
VHDL-3BCD
- 3位BCD码的计数显示电路。BCD码计数电路从0计到9然后返回到0从新计数。3位BCD码计数器可以实现从0到999的十进制计数。要将计数过程用七段显示LED数码管显示出来，这里采用动态分时总线切换电路对数码管进行扫描，对数码管依次分时选中进行输出计数的个、十、百位的数据。-3 BCD code count display circuit. BCD code counting circuit count from 0 to 9 and then back to 0 from the new cou
add1
- 可实现输入的2个一位十进制数的加、减运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal addition, subtraction operations. Requirements: Enter the ten numeric keys provided, the first transfo
add
- 另一个可实现输入的2个一位十进制数的加、减运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Another may be the input of the two one decimal addition, subtraction operations. Requirements: Enter the ten numeric keys provided, the f
mul
- 可实现输入的2个一位十进制数的乘法运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal multiplication. Requirements: Enter the ten numeric keys provided, the first transformed into 8,421 yar
mul2
- 可实现输入的2个一位十进制数的乘法运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal multiplication. Requirements: Enter the ten numeric keys provided, the first transformed into 8,421 yar
sub
- 可实现输入的2个一位十进制数的减运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal reduction operations. Requirements: Enter the ten numeric keys provided, the first transformed into 8,42
segment
- 设计一个运算器，可实现输入的2个一位十进制数的加、减运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。小孟浩搜索不到吧-Design a calculator, can be one of the input of two decimal addition, subtraction operations. Requirements: Enter the ten num
cnt10
- 设计带有异步复位、同步计数使能和可预置型的十进制计数器。 具有5个输入端口（CLK、RST、EN、LOAD、DATA）。CLK输入时钟信号；RST起异步复位作用，RST=0，复位；EN是时钟使能,EN=1,允许加载或计数；LOAD是数据加载控制，LOAD=0，向内部寄存器加载数据；DATA是4位并行加载的数据。有两个输出端口（DOUT和COUT）。DOUT的位宽为4，输出计数值，从0到9；COUT是输出进位标志，位宽为1，每当DOUT为9时输出一个高电平脉冲 -Designed with
Counter60sec
- VHDL语言编写的一个六十进制计数器(用于秒)，一个脉冲输入引脚，一个复位引脚，8个BCD码输出引脚，一个进位输出引脚。与我的其它8个模块配套构成一个数字钟。 -A 60 binary counter（for second） programmed with VHDL language.A pulse input, a reset input, eight BCD code output. It is one of my total 9 modules that are used to de
yibanjiafaqidesheji-EDA
- 基于FPGA的快速加法器的设计与实现，在VHDL环境中波形图显示出结果，可以用二进制，十进制，十六进制表示 -FPGA-based fast adder design and implementation in VHDL environment, the results in the waveform display, you can use binary, decimal, hexadecimal
frequency
- 8位十进制数字频率计的底层设计VHDL程序-8-bit decimal underlying design of digital frequency meter VHDL program
shu-zhi-zhuanhuan
- 巧用移位法进行数制转换：十进制BCD码转二进制数的流程图，二进制数转十进制BCD码的流程图，用的都是移位法！！请欣赏-Using the shift number conversion method: binary decimal BCD code to switch the flow, turn binary decimal BCD code flow chart, the shift method is used! ! Please enjoy! !
mimasuo
- 数字密码锁设计 基本要求： （1）开锁密码为四位十进制数。（2）按任意一个键后，系统进入等待状态，显示0000，此时若按密码输入键就将此刻外接四位输入数据线线上的一个十进制数字读入，将先前输入的数据左移一位，最末位加入刚输入的数据后显示，读入数字超过4个时，只保留最近输入的四个数；若按一下删除键可以消除刚输入的数字，数据右移一位，高位补0。若按确认键，将读入的4位数字与系统密码比较，正确的话开锁，数码管都显示“P”，不正确就显示“E”,拒绝开锁。（3）连续尝试3次没有能开锁进入死锁状态，拒绝
12.11
- 基于51单片机，产生一个五十进制计数器，并且用数码管显示，内有仿真原理图-Based on 51 single-chip, resulting in a five-decimal counter, and with digital display, there are simulation schematic
ourdev_508935
- 用汇编语言写了一个十进制到二进制，二进制到十进制的转换程序，以缩短数制转换程序运行时间，本程序已编译成库函数和编写了相应的头文件，在GCC中可直接调用，如用其他的AVR单片机C编译器，可将提供的源程序作适当修改后使用。-Written in assembly language of a decimal to binary, binary to decimal conversion program to reduce the number system conversion program is
8-bit-decimal-frequency-meter
- 利用FPGA，实现8位十进制频率计功能。高效，实用。-Using FPGA, to achieve 8-bit decimal frequency counter function. Efficient and practical.
4096
- 4094串行显示led，数据线，时钟线，两线显示，二十进制转换便于显示-4094 serial display led, data line, clock line, two line display, two decimal conversion for display
voltmeter
- 电压值的十进制显示，即电压表,精度为两位小数-Voltage value of the decimal show the voltmeter with an accuracy of two decimal places
shuziluoji
- VHDL课程设计 数字密码锁 设计一个简易的密码锁电路，该锁应在受到3位与规定码相符的十进制数码时打开，使相应指示灯亮；若收到于规定代码不符或者开锁程序有误，表示错误的指示灯亮。-VHDL design course design a digital lock easy lock circuit, the lock should be subject to three decimal consistent with the provisions of the digital code when
Locking_device
- EDA课程设计，基于DE2板的八位十进制锁码器，vhdl源程序！-EDA curriculum design, based on the DE2 board to eight decimal lock code reader, vhdl source code!