搜索资源列表
freq
- 数字频率计：由一个测频控制信号发生器，八个有使能十进制计数器及一个32为寄存器组成-Digital frequency meter, eight energy decimal counter and a 32 for the registers: a frequency measurement control signal generator
VHDL
- 硬件描述语言，关于十进制计数器的，有四位和八位的-Hardware descr iption language, the decimal counter, four and eight
Counter-and-digital-tube-display
- 本文十、十二、十六，、六十进制计数器各一个，然后通过数据扫描分时模块与译码器模块在五个数码管上显示计数过程，六十进制计数器高、地位在不同数码管上显示。之后对程序进行调试和运行及仿真，仿真结果符合设计要求时使用JTAG下载到可编程器件中实现软、硬件结合。-This article ten, 12, 16, and six decimal counter counting process, six decimal counter, the status of digital tube displa
Traffic-lights-program
- 设计一个交通信号灯控制电路。要求： 1、主干道和支干道交替放行，主干道每次放行30秒，支干道每次放行20秒。 2、每次绿灯变红灯时，黄灯先亮5秒钟，此时原红灯不变。 3、用十进制数字（递增计数）显示放行和等待时间。-The design of a traffic signal control circuits. Requirements: 1, main roads and branch roads alternately release, the main road each re
jpq
- 频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的高4位进行动态显示。小数点表示是千位，即KHz。-Frequency counter. 4 shows automatically based on the count of seven decimal automatically select 4 of the valid data for dynamic display. Decimal point, said one thousand, that is, KHz,.
counter60
- 六十进制计数器的VHDL源程序代码，很实用-Six decimal counter VHDL source code, very useful
8421ma-zhuan-huan-cheng-yu-san-ma-
- 设计一个串行的8421BCD码转换成串行余3码的逻辑系统。基本要求如下：8421码作为串行输入，余三码作为串行输出。每四个时钟周期完成一位十进制的转换；提示：从8421码到余三码的转换过程中寻找规律，继而完成状态设计过程；-Design a serial 8421BCD code to convert the serial logic systems of more than three yards. The basic requirements are as follows: 8421 yar
EDAshuzipinlvji
- 1）能够测量正弦波、三角波、锯齿波、矩形波等周期性信号的频率； 2）能直接用十进制数字显示测得的频率； 3）频率测量范围：1HZ~10KHZ切量程能自动切换； 4）输入信号幅度范围为0.5~5V，要求一起自动适应； 5）测量时间：T〈=1.5S；6）用CPLD/FPGA可编程逻辑器件实现 -1) capable of measuring the frequency of the sine wave, triangle wave, sawtooth wave, rectangular wave p
sjzjfq
- 十进制加法器，适合初学者用，上实验课使用杠杠的-Decimal adder, suitable for beginners, on the experimental course using a lever! ! !
pinlvji
- 使用verilog语言设计一个3位十进制数字式频率计，其测量范围为1MHz，量程为10kMz,100kMz和1MMz三档（最大读数分别为：9.99kMz，99.9kMz和999kMz）-Use verilog language, design a three decimal digital frequency meter
COUNT10
- 基于FPGA的一个带有异步复位和同步时钟使能的十进制加法计数器的设计，QuartusII编译通过，采用VHDL语言编写。-Based on FPGA with a reduction of asynchronous and synchronous clock can make the decimal additions counter design, QuartusII compile, USES the VHDL language.
qi-duan-yi-ma-qi
- 七段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA\CPLD中来实现。本实验作为7段译码器，输出信号LED7S的7位分别是g、f、e、d、c、b、a，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别为1、1、0、1、1、1、0、1。接有高电平段发亮，于
Count-display-circuit
- 由十进制计数器、分时总线切换电路和七段显示译码器电路组成的计数显示电路。-By a decimal counter, time-sharing bus switching circuit and segment display decoder circuit count display circuit.
Digital-frequency-meter
- 具有测量和自动校验功能的十进制数字频率计。-Measurement and automatic calibration function decimal digital frequency meter.
S2_counter
- 本实验主要是利用开发板上面的数码管实现一个十进制计数器的功能，计数范围 0000-9999，可实现循环计数。-In this study, digital development board above the pipe to achieve a decimal counter, counting range 0000-9999 cycle count.
Serial-Print
- 本程序实现了以下功能： 单片机上电后等待从上位机串口发送来的命令，同时在数码管的前四位以十进制 显示 AD采集来的数值。 1）当收到以十六进制发送来的01后，向上位机发送字符串“Turn off ad!”,同时间隔 一秒读取AD的值，然后把AD转换过来的数表示成实际电压值（浮点数），并且从串口发 送给上位机，形式如“The voltage is 3.398438V”发送周期也是一秒一次。 2）当收到02时，向上位机发送“Turn off ad!”并停止发送电压值 3）
7-2
- 这是一个具有数据滤波功能的ADC转换程序 使用ZLG7290B电路以十进制的形式显示adc的结果 - This is a data filtering function of the ADC conversion process use ZLG7290B circuits adc the results displayed in decimal form
shiyan
- 能够测量出方波的频率，其范围50Hz~50KHz。 要求测量的频率绝对误差±5Hz。 将测量出的频率以十进制格式在实验板上的4个数码管上显示。 测量响应时间小于等于10秒。-Able to measure the square wave frequency, its range 50Hz to 50KHz. Require the measurement of the absolute frequency error 5Hz. Will measure the frequency i
SEG2
- *动作：四位数扫描计数器，以十进制显示0000～9999 *接线：Data=七段显示器低电位输出=pgfedcba * 低电位扫描：S3～0=千、百、十、个位数 *硬件：SW1-1(SEG7)ON -动作：四位数扫描计数器，以十进制显示0000～9999 *接线：Data=七段显示器低电位输出=pgfedcba * 低电位扫描：S3～0=千、百、十、个位数 *硬件：SW1-1(SEG7)ON
pinlvji
- 这是一个简易数字频率计的源代码文件，基于DE-2 70，50MHz分频，四位十进制显示-This is a simple digital frequency meter source code files, based on DE-2 70,50 MHz sub-band, four decimal