搜索资源列表
dpll0227
- DPLL同步提取有一定效果-DPLL simultaneously extract a certain effect 11111111111111111111111
FPGA_bit_clock_data_recovery
- 基于FPGA的新型数据位同步时钟提取(CDR)实现方法
chengxu
- 在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取，是一个密码输入和修改的实例。在硬件实验箱上连线，并将程序下载到主芯片上完成。
weifenqi
- 微分器：利用数字锁相环进行位同步信号提取的关键模块
ddd
- 目录 I 摘要 III ABSTRACT IV 第一章 绪论 1 1.1 项目背景 1 1.2 项目研究内容和任务 1 1.3 论文各部分主要内容 1 第二章 曼彻斯特码的原理及其编码规则 3 2.1 曼彻斯特码简介及其编码规则 3 2.2 曼彻斯特码原理 3 2.3 曼彻斯特码的应用范围 5 2.3.1 曼彻斯特码在LAN中的应用 7 2.3.2 曼彻斯特码在测井系统中的应用 7 第三章 曼彻斯特编解码方案 9 3.1 编码电路 9
SDHAnalysis
- 光纤通信中的SDH数据帧解析及提取的VHDL实现源代码，共包含帧同步、E1及F1码流提取、DCC1码流提取、帧头开销串行输出四个主要模块-SDH fiber-optic communication data frame analysis and retrieval implementation of VHDL source code, include the frame synchronization, E1 and F1 stream extraction, DCC1 stream extra
SDH_module
- SDH帧同步头的检测，并提取其中的语音信息的模块设计-SDH frame sync detection, and extract audio information module design
manchester-code
- 曼彻斯特编码技术用电压的变化表示0和1。规定在每个码元中间发生跳变。高→ 低的跳变表示0，低→ 高的跳变表示为1。每个码元中间都要发生跳变，接收端可将此变化提取出来作为同步信号，使接收端的时钟与发送设备的时钟保持一致-Manchester coding techniques that use voltage changes in 0 and 1. Provisions in the middle of each symbol hopping happen. High → low hopping
ask100
- 时钟同步模块：通过时钟同步模块，将模拟前端提取的时钟信号和数据进行同步，使得数字后端可以正确读取数据。-Clock synchronization module: The clock synchronization module, the analog front-end of the clock signal extraction and data synchronization, making the number of back-end data can be read correctly
TONGBUTIQU
- FPGA实现信号的同步提取功能,通信原理实验.-FPGA realization of the synchronization signal extraction functions, communications experiment.
bitsyn
- 在ＦＰＧＡ设计中，当接收的数据需要用数据中提取时钟的时候，需要进行同步处理，该文章详细介绍了数据同步处理的过程-In the FPGA design, when the received data need to extract the clock when the data needs to be synchronized, the article introduced in detail the process of data synchronization processing
manchester_encoding
- 用电压的变化表示0和1.规定在每个码元中间发生跳变.高→ 低的跳变表示0,低→ 高的跳变表示为1,也就是用01表示0,用10表示1.每个码元中间都要发生跳变,接收端可将此变化提取出来作为同步信号,使接收端的时钟与发送设备的时钟保持一致.-With the voltage changes that have 0 and 1. Provides that each code element transitions occurring in the middle. High to low transi
BitSynchronization
- 位同步信号提取，用verilog实现，经FPGA实验-Bit synchronization signal extraction, with verilog implementation
PCM
- PCM信号的码同步提取；短脉冲滤除；VHDL语言-PCM code synchronization signal extraction short pulse filter VHDL language
Electronic-production
- 电子制作——杂志年刊程序汇总 基于89S52单片机的电子体温计 16×16点阵的制作 程控滤波器（Ｄ）设计报告 测试数据 AT89C51单片机双字中文点阵设计与仿真 51单片机和HD7279A的接口与编程 单片机从入门到精通系列讲座——数码管驱动方法 利用LCD1602的自定义字库显示汉字 单片机从入门到精通系列讲座——单片机简易频率计 用AT89S51单片机控制的智能电动车 P111G2系列可编程控制器应用集锦（1） 51单片机
syn_search
- 设计一检测电路，搜索帧同步码。要求在搜捕态能够正确地从数据流中提取帧同步码，在达到一定设计要求时进入稳定同步态。同时，要求帧同步检测电路具有一定的抗干扰能力，在稳定同步态发现帧失步次数超过设计要求时，系统要进入搜捕状态。-Design a detection circuit, the search frame synchronization code. Required to search state can correctly be extracted from the data stream
weitb
- 在数字通信中，通常直接从接收到的数字信号中提取位同步信号，这种直接法按其提取同步信号的方式，大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法，本设计方案就是基于锁相环的位同步提取方法，能够比较快速地提取位同步时钟，并且设计简单，方便修改参数。采用Quartus II设计软件对系统进行了仿真试验，并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。-In digital communication, usually from receiving direc
VHDL-zhengtongbutiqu
- 基于VHDL帧同步提取建模与设计 该设计主要是在一帧数据的前后插入巴克码-Based on VHDL frame synchronization extraction modeling and design
basys2
- BASYS2 board,FPGA，实现M12序列的生成并加在低频二进制信号上（输入信号），之后实现了位同步提取。-BASYS2 board, FPGA, to achieve M12 sequence generation and added to the low-frequency binary signal (input signal), and then to achieve the bit synchronization extraction.
squareLoop
- 利用平方环法提取同步载波的FPGA实现的仿真(FPGA implementation of synchronous carrier extraction using square loop method)