CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 图像 编码

搜索资源列表

  1. JPEG_ENC

    0下载:
  2. 基于ADI的BF561芯片,开发环境是VisualDSP++,,实现视频图像的JPEG格式编码功能。-Based on the ADI BF561 chip development environment is VisualDSP++,, realize the video images in JPEG format encoding.
  3. 所属分类:DSP program

    • 发布日期:2017-11-18
    • 文件大小:426991
    • 提供者:李秋茗
  1. hdmi_20130227

    0下载:
  2. (1)包含驱动HDMI编码芯片Sil9134的时序逻辑和寄存器初始化代码,输出测试图像格式为1080P@30Hz;(2)使用Vivado2013.3开发,硬件平台为威视锐Zing开发板,搭载Xilinx Zynq7020芯片。-(1) contains drivers HDMI encoder chip Sil9134 timing logic and register initialization code, output test image format 1080P @ 30Hz (2)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-14
    • 文件大小:24596480
    • 提供者:郝教授
  1. s5pv210_h264_wifi_vlc

    1下载:
  2. ARM(s5pv210)采用V4L2采集USB摄像头图像,送入OPENCV做图像识别,然后经过h264硬件编码后经过ORTP编码通过wifi传输到PC端,在vlc media播放器实时播放视频-ARM (s5pv210) using V4L2 USB camera image capture, image recognition into OPENCV do, then after h264 hardware encoding After encoding via wifi ORTP trans
  3. 所属分类:Embeded Linux

    • 发布日期:2017-05-03
    • 文件大小:726723
    • 提供者:叶波
  1. DCT_verilog

    0下载:
  2. DCT是数字图像处理中的一种基础算法,实现从时域到频域的转换,从而去掉时域中数据的相关性,有利于量化后对变换系数采用游程编码和Huffman编码。-DCT is a digital image processing a basic algorithm to achieve the conversion the time domain to the frequency domain, and thus remove the domain relevance of data in favor of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:507958
    • 提供者:荣志强
  1. CX3FPGA_PCM

    0下载:
  2. PCM 脉冲编码调制是Pulse Code Modulation的缩写。脉冲编码调制是数字通信的编码方式之一。主要过程是将话音、图像等模拟信号每隔一定时间进行取样,使其离散化,同时将抽样值按分层单位四舍五入取整量化,同时将抽样值按一组二进制码来表示抽样脉冲的幅值。-PCM Pulse Code Modulation is the abbreviation for Pulse Code Modulation. Pulse code modulation coding scheme is one o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3713760
    • 提供者:张涵
  1. tnn7_code_201212141110

    2下载:
  2. 人脸检测与跟踪是一个重要而活跃的研究领域,它在视频监控、生物特征识别、视频编码等领域有着广泛的应用前景。该项目的目标是在FPGA板上实现实时系统来检测和跟踪人脸。人脸检测算法包括肤色分割和图像滤波。通过计算被检测区域的质心来确定人脸的位置。该算法的软件版本独立实现,并在matlab的静止图像上进行测试。虽然从MATLAB到Verilog的转换没有预期的那样顺利,实验结果证明了实时系统的准确性和有效性,甚至在不同的光线、面部姿态和肤色的条件下也是如此。所有硬件实现的计算都是以最小的计算量实时完成的
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:63488
    • 提供者:合发
  1. MT9M001_FULL_D1

    0下载:
  2. 基于BIOS/DSP的嵌入框架,将MT9M001的CMOS图像传感器连接至DM642的一个VP口上,并实现RAW数据流采集,使用SAA7105H视频编码器编码成ITU-BT656格式的视频流,实现AV和VGA实时显示(The embedded framework based on BIOS/DSP and CMOS image sensor MT9M001 is connected to a DM642 port VP, and implement the RAW data stream cap
  3. 所属分类:DSP编程

    • 发布日期:2017-12-25
    • 文件大小:1704960
    • 提供者:`椰子
« 1 2 3»
搜珍网 www.dssz.com