搜索资源列表
tbcpu8bit2
- 极小的CPU的VHDL源代码，仅需要占用32个宏单元的CPLD。除了VHDL源代码还包括了汇编器的C源代码-minimal CPU VHDL source code, only occupy 32 macrocell CPLD. Apart from VHDL source code also includes a compilation of C source code
pipemult
- 该源码实现了一个8*8位的乘法器，在实现的过程中用到了宏单元-the source to achieve an 8 * 8 Multiplier that in the process modules used Acer
LPC214x_user_cn
- lpc2148中文使用手册 第1 章 概述 第2 章 LPC2141/2/4/6/8 存储器寻址 第3 章 系统控制模块 第4 章 存储器加速模块 第5 章 向量中断控制器 第6 章 管脚配置 第7 章 管脚连接模块 第8 章 通用输入/输出口(GPIO) 第9 章 通用异步接收器/发送器0 (UART0) 第10 章 通用异步接收器/发送器1（UART1） 第11 章 I2C 接口I2C0 和I2C1 第12 章 SPI 接口（SPI0） 第
socdesignandtest
- SoC是系统级集成，将构成一个系统的软/硬件集成在一个单一的IC芯片里，它一般包含片上总线、MPU核、SDRAM/DRAM、FLASH ROM、DSP、A/D、D/A、RTOS内核、网络协议栈、嵌入式实时应用程序等模块，同时，它也具有外部接口，如外部总线接口和I/O端口。通常，SoC中包含的一些模块是经过预先设计的系统宏单元部件（Macrocell）或核（Cores） ，或者例程（Routines），称为IP模块，这些模块都是可配置的，因此，基于SoC的设计方法学也称为基于IP的嵌入式系统设计
Svpwmm
- Verilog HDL 写的SVPWM 算法的实现，使用的是altera 风暴系列的FPGA，占用资源1w+逻辑宏单元-Verilog HDL ，SVPWM
Coresight_White_paper
- CoreSight 片上跟踪和调试 ARM 片上调试和跟踪解决方案（包括 CoreSight 体系结构、嵌入式跟踪宏单元 (ETM)、程序流程跟踪 (PTM)、ARM 调试接口 (ADI) 体系结构、跟踪缓冲器、嵌入式交叉触发器以及其他 CoreSight 组件）的文档集。-CoreSight chip on the tracing and debugging, ARM on chip debugging and tracing solutions (including the CoreS
Xilinx_FPGA-macro-use
- xilinx fpga底层宏单元使用，讲的很详细，适合基础的入门学习(The use of Xilinx FPGA bottom macrocell is very detailed and suitable for basic entry learning.)