搜索资源列表
mclock
- 用VHDL编写的带闹钟报时功能的数字钟 ，现代数字系统设计作业。 采用文本图形混合输入，在maxplus2 10.0运行通过-Written by VHDL figures with alarm chime clock, modern digital system design work. Graphics mixed with text input, run by the maxplus2 10.0
CLOKL
- 数字钟功能，能实现定时。报警。经过仿真调试成功。带有文字注释，按键采用外中断。-CLOLK
fpgaclock
- 数字钟小程序，FPGA程序，用VHDL编写的源程序-failed to translate
cpclock
- 能显示时、分、秒的简易数字钟，可以同时在6个共阳极数码管上显示，能实异步清0。代码部分-Can display hours, minutes, seconds, simple digital clock, can in the six common anode LED display, to implement asynchronous to 0. Code section
shuziz
- 单片机数字钟 单片机数字钟 -单片机数字钟单片机数字钟单片机数字钟单片机数字钟
WinRAR
- 数字钟是用单片机技术和数模电路基础知识实现的电子钟。-Digital Clock is a digital to analog circuit using microcontroller technology to achieve basic knowledge of the electronic clock.
shuzizhong
- 基于VHDL的数字钟，可以整点报时和校准时间-VHDL CPLD
shuizhiong
- 一个多功能数字钟，四个按键控制，可以对小时和分钟进行修改，且有闹钟和秒表功能-A multi-functional digital clock, four control buttons, you can make changes to the hours and minutes, and there is alarm and stopwatch functions 朗读显示对应的拉丁字符的拼音
DIGITAL_CLOCK_TEST
- 数字钟的FPGA实验，挺好用的，修改了一般代码的频闪问题，时间不准的问题，应用于CYLONE2平台及外借数码管-Digital clock FPGA experiments, very good use, modify the general code of strobe, time allowed to question, and the loan application CYLONE2 digital platform
miao
- 数字钟 电子信息工程专业 EDA课程设计 管脚已经分配-Digital clock Electronic and Information Engineering course design pin has been assigned EDA
multifunction-digital-clock
- easyARM1138多功能数字钟源代码-the source codes of multifunctional digital clock based on easyARM1138
EDAshejijianggao2008
- EDA设计是演讲稿有关数字钟 ，结合实验箱-EDA design is a speech about digital clock, combined with experimental box
shuzizhong
- 单片机做的数字钟，包含K51部分，proteus仿真部分，记电路图-Microcontroller to do digital clock, including K51 parts, proteus simulation part of the record circuit
DPJ
- 基于8051单片机的数字钟[附图+源码+中英文文献]-8051-based Digital Clock [photo+ source+ in English literature]
clock
- vhdl 简易数字钟 基于fpga 使用quartus7.0，便于移植到其他平台
watch
- 本文件为电子设计而开发的多功能数字钟VHDL语言完整源代码 --该数字钟实现的功能有时间，秒表，闹钟，年月日的显示设置等 -This document is multi-functional electronic design and development of a complete VHDL, digital clock source code- the digital clock function can be achieved time, stopwatch, alarm clo
aclock
- 一个verilog的经典实例,即智能化的数字钟-an example of verilog,a clock
candh
- 数字钟具有时、分、秒的显示、调整、清零功能，采用的时间制式为24小时制，时间显示格式为时（十位、个位）分（十位、个位）秒（十位、个位），它具有三种工作状态，即系统清零状态、时钟运行状态和时钟调整状态。 数字钟上电或复位后，数字钟自动进入时钟运行状态。此时，按数字钟的时钟调整键（K4），数字钟进入时钟调整状态；在时钟运行状态下，可以利用复位键将计时清零；在时钟调整状态下，可利用键盘上的按键（K3、K2）分别修改时、分、秒的值，修改完毕后按数字钟的调整键（K4），则数字钟又回到时钟运行状态，继续
music1
- VHDL 多功能数字钟源码音乐模块2，自扒简谱-Multi-function digital clock source VHDL music module 2, since the expense of musical notation
EDA
- 设计数字钟电路满足以下要求 ○1、具有时，分，秒，计数显示功能，以24小时循环计时。 ○2、具有清零，调节小时、分钟功能。 ○3、具有整点报时功能，整点报时的同时LED灯花样显示。 -Digital clock circuit designed to meet the following requirements ○ 1, with the hours, minutes, seconds, counting display, 24-hour cycle time. ○ 2, wi