CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 数字钟

搜索资源列表

  1. digitalclock

    0下载:
  2. 数码管显示8位数字钟,其中 SW18调整小时, SW19调整分钟 ,SW20调整秒-8-bit digital display digital clock, which adjust the hours SW18, SW19 adjust the minutes, SW20 adjust seconds
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:17593
    • 提供者:hkhl
  1. digital-clock

    0下载:
  2. 一个数字钟,可以手动调节时间,精确到秒,有源程序,有仿真图-A digital clock, you can manually adjust the time, accurate to the second, a source, a simulation diagram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:63586
    • 提供者:小牛
  1. five-program

    0下载:
  2. 这里5个小的应用程序,定时器、逆序输出,有数组的逆序、动态显示、数字钟。-5 small application here, timers, reverse output, there is an array of reverse, dynamic display, digital clock.
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:2336
    • 提供者:谭桂淑
  1. wannianli(12864)

    0下载:
  2. 这是我写的基于51单片基的数字钟,用12864进行显示,并且使用了掉电保护功能。-This is what I wrote based on 51 single-chip digital clock, with 12864 to display and use the power-down protection.
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:56177
    • 提供者:clearblack
  1. clock

    0下载:
  2. 自己编译的基于FPGA的数字钟 程序。可以通过仿真 下载应用。-Compile their own FPGA-based digital clock program. Applications can be downloaded by simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2157428
    • 提供者:杨宁
  1. clock

    0下载:
  2. 用VHDL 语言设计数字钟,实现在数码管上显示分钟和秒,并且可以手动调节分钟, 实现分钟的增或者减。该设计包括以下几个部分: (1)分频电路的设计,产生1Hz 的时钟信号,作为秒计时脉冲; (2)手动调节电路,包括“时增”“时减”“分增”“分减”。 (3)时分秒计时电路。 (4)7 段数码管显示电路。-Design with VHDL, digital clock, to achieve in the digital display minutes and seconds,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2131
    • 提供者:
  1. digital_clock

    0下载:
  2. 可以调节时钟,分钟,秒钟信号的一个数字钟。比带有复位信号-You can adjust the clock, minutes, seconds, a digital clock signal. Compared with the reset signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:811710
    • 提供者:岁月
  1. clock

    1下载:
  2. 单片机程序开发 数字钟代码,实现时分秒,年月日显示,1602液晶-mcu digit clock C code
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:74007
    • 提供者:Wonfee
  1. danpianjifangzhen

    0下载:
  2. 基于AT89S52的相关项目仿真,如数字音乐,交通灯,数字钟,抢答器-AT89S52-based simulation of related projects, such as digital music, traffic lights, digital clock, Responder, etc.
  3. 所属分类:SCM

    • 发布日期:2017-05-02
    • 文件大小:616897
    • 提供者:lingxinjingzi
  1. zliaobao

    0下载:
  2. 数字温度计和数字钟设计需要的文档资料,ds18b20,ds1302,led1602等芯片资料-Digital thermometer and digital clock design requires documentation, ds18b20, ds1302, led1602 other chip data
  3. 所属分类:SCM

    • 发布日期:2017-05-21
    • 文件大小:6316346
    • 提供者:lxc
  1. shuzizhong

    0下载:
  2. 数字钟,实现了自动计时功能和进位功能。利用串行接口和两个定时器实现-Digital clock, to achieve the automatic timer functions and binary functions. Using the serial interface and two timers to achieve
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-07
    • 文件大小:2284
    • 提供者:孙佳佳
  1. divider_60

    0下载:
  2. 用Verilog语言实现了数字钟的功能,支持平台是alter公司的cyloneII。-Verilog language with a digital clock, support platform is alter the company cyloneII.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:10978
    • 提供者:赵振
  1. led

    0下载:
  2. 本程序主要是实现数字钟的数码管显示,并结合了按键功能。-This procedure is to achieve digital clock digital display, combined with the key functions.
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:776
    • 提供者:zoupeng
  1. test

    0下载:
  2. 基于c51单片机采用c语言编写的智能数字钟程序-C51 microcontroller based intelligent use of c language program digital clock
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:39882
    • 提供者:丘丘
  1. digital-clock

    0下载:
  2. 电子数字钟,周期为24小时,显示满刻度为23时59分59秒,另外还具有校时功能和闹钟功能-Electronic digital clock, 24-hour period, indicating full scale as 23:59:59, when the school also has a function and alarm functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:45000
    • 提供者:翟明
  1. clock

    0下载:
  2. 用VHDL实现多功能数字钟 闹铃 计时 动显 报时等-VHDL realization of multi-functional digital clock with alarm timer was timekeeping and other fixed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:445779
    • 提供者:顾利琳
  1. shizizhong

    0下载:
  2. 利用QuartusII7.0、MATLAB以及SmartSOPC实验系统进行多功能数字钟的设计是本次试验的主要内容。该数字中需包含的功能主要有:分频、校时校分、清零、动态显示、整点报时、闹钟闹铃、秒表以及24小时制和12小时制的转换等。-QuartusII7.0, MATLAB, and SmartSOPC experimental system for the design of multi-function digital clock is the main content of the t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:254489
    • 提供者:shimaomao
  1. eda

    0下载:
  2. eda自顶向下的数字钟设计 -failed to translate
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:176973
    • 提供者:panxingpao
  1. shuzizhong

    0下载:
  2. 数字钟,数码管显示星期时间,4键为复位,1键加2键为加时间,1加3为减时间-Digital clock, digital display weeks, 4 button to reset a key plus 2 keys for added time, plus 3 to minus 1 time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:54361
    • 提供者:li
  1. time

    0下载:
  2. 用C51单片机做的一个数字钟,时间在数码管上显示。用的是PROTEUS 仿真-failed to translate
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:56853
    • 提供者:lzk
« 1 2 ... 22 23 24 25 26 2728 29 30 31 32 ... 48 »
搜珍网 www.dssz.com