CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 数字钟

搜索资源列表

  1. digital

    0下载:
  2. 多功能数字钟的VHDL源代码。多功能数字钟具有的功能:显示时-分-秒、整点报时、小时和分钟可调等基本功能。钟表的工作是在1Hz信号的作用下进行,每来一个时钟信号,秒增加1秒,当秒从59秒跳转到00秒时,分钟增加1分,同时当分钟从59分跳转到00分时,小时增加1小时。-Multifunction digital clock VHDL source code. Multi-function digital clock with functions: display- minutes- seconds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1615
    • 提供者:王唐小菲
  1. zhangjun

    0下载:
  2. 用硬件描述语言实现数字钟的设计,实现正常计时,报整点时数,电台整点报时,12小时制与24小时制转换等功能。其中有代码和仿真结果-Using hardware descr iption languages digital clock design, implement the normal timing, the whole point, the number of newspaper, radio and the whole point timekeeping, 12-hour and 24-h
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:208000
    • 提供者:张军
  1. timer

    1下载:
  2. 这是一个基于FPGA设计的24时多功能数字钟,具有正常星期、时、分、秒计时,动态显示,保持、清零、快速校分、整点报时、闹钟功能。-This is an FPGA-based design of multi-function digital clock 24 hours, with a normal week, hours, minutes, seconds, timing, dynamic display, maintaining, resetting, fast school hours, t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-01
    • 文件大小:791516
    • 提供者:紫郢寒光
  1. Microcontrollerdigitalelectronicclock

    0下载:
  2. 本文介绍了一款基于AT89S51单片机数字钟的设计,通过多功能数字钟的设计思路,详细叙述了系统硬件、软件的具体实现过程。论文重点阐述了数字钟硬件中MCU模块、语音模块、时钟模块和相关控制模块等的模块化设计与制作;软件同样采用模块化的设计,包括中断模块、闹钟模块、语音模块、时间调整模块设计,并采用简单流通性强的C语言编写实现。本设计实现了时间与闹钟的修改功能、语音播报功能、年、月、日和星期的显示功能。并且通过对比实际的时钟,查找出了误差的来源,确定了调整误差的方法,尽可能的减少误差,使得系统可以达
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-06
    • 文件大小:427899
    • 提供者:黄大小
  1. shuzizhong

    0下载:
  2. VHDL语言编写的数字钟的模拟程序,可以实现定时,时分秒的显示等-Digital clock written in VHDL simulation process can be achieved regularly, minutes and seconds of display time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1648079
    • 提供者:xiaoxiao
  1. jianyishuzizhong

    0下载:
  2. 一个简易的数字钟,能显示小时、分和秒,是一台按秒计数并显示的计时器,其中秒和分为60进制,小时为24进制计数。-A simple digital clock showing the hours, minutes and seconds, is one count per second and displays the timer, which is divided into 60 seconds, and decimal, hexadecimal count for 24 hours.
  3. 所属分类:SCM

    • 发布日期:2017-04-24
    • 文件大小:10392
    • 提供者:刘逊
  1. Widget_Watch_VHDL

    0下载:
  2. 功能: (1)数字钟(2)数字跑表(3)调整时间 (4)闹钟设置 (5)日期设置。 设计总体构思: 将日期、时钟、秒表及闹钟功能分开实现。选择日期模式,则只显示年、月、日。选择时钟模式,则只显示时、分、秒。选择秒表模式,则只显示秒、毫秒。选择闹钟模式,显示为时、分、秒,另外加一个闹铃。 -Features:(1) digital clock (2) digital stopwatch (3) adjust the time (4) alarm settings (5) date
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:921200
    • 提供者:
  1. yuandaima

    0下载:
  2. FPGA多功能数字钟,描述语言VHDL,软件环境QuartusⅡ-FPGA multi-function digital clock, descr iption language VHDL, Quartus Ⅱ software environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2380
    • 提供者:李敬超
  1. Multi-functiondigitalclock

    0下载:
  2. 多功能数字钟,电子钟具有显示年、月、日、时、分、秒及星期功能-Multifunction digital clock, electronic clock with display year, month, day, hour, minute, second and week functions
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:5253
    • 提供者:Ed
  1. 1602lcd_ds18b20

    0下载:
  2. 多功能数字钟程序,包含4*4键盘、ds18把0测温、1602lcd显示等模块-Multifunction digital clock program, including 4* 4 Keyboard, ds18 to 0 temperature, 1602lcd display module
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:37970
    • 提供者:付锡禄
  1. clock

    0下载:
  2. verilog数字钟 Verilog HDL 写的不是很好,有好的就不要下我的了-verilog clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1141
    • 提供者:Tuyan
  1. digitalclock

    0下载:
  2. 数字钟,用于单片机的开发,包含完整的源程序-Digital clock for the microcontroller development, including complete source code
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:2042
    • 提供者:张小平
  1. 12864clock1

    0下载:
  2. 12864显示的高精度数字钟,具有掉电保护,测试过,准确度极高,还有很多功能可以扩展-12864 showed high-precision digital clock, a power-down protection, tested, highly accurate, there are many functions can be extended
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:4164
    • 提供者:
  1. clock

    0下载:
  2. 51单片机数字钟功能,实现时钟,年月日,闹钟功能-51 MCU digital clock, and realize the clock, and date the alarm clock function
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:2832
    • 提供者:shadow123
  1. mcu

    1下载:
  2. 单片机数字钟(完整)(包括原理图,c语言源代码-Single chip digital clock (complete) (including schematics, c language source code
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:61575
    • 提供者:bobo
  1. lcd_time

    1下载:
  2. 一个基于VHDL的多功能数字钟设计,能在LCD上显示时间,调整时间,整点报时,音乐为美妙的梁祝。-A VHDL-based design of multi-functional digital clock that can display time in the LCD, adjust the time, the whole point of time, music was wonderful Butterfly Lovers.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:196108
    • 提供者:周殿凤
  1. 51clock_asm

    0下载:
  2. 51片机简洁版数字钟,ASM语言.P0口输出段选信号,P2口输出位选信号,P1.0为调时按钮,P1.1为调分按钮;晶振12M.-51 machine simple version of a digital clock, ASM language. P0 port output segment-select signal, P2 port output bit selection signal, P1.0 for the transfer when the button, P1.1 to tran
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:1319
    • 提供者:ygz
  1. 376392199stc89c52_sys_time_ok

    0下载:
  2. 用89S51做得简单数字钟 有图纸 C语言 程序 需下载KEIL C51-SHIZHONG
  3. 所属分类:SCM

    • 发布日期:2017-03-25
    • 文件大小:72946
    • 提供者:崔朝
  1. CLOCK-ON-ALTERA-DEV-NOARD-RONTEX

    1下载:
  2. 这是我上电子线路设计课程时自己写的数字钟设计的整个工程.网上下载安装quartus II软件后双击clock.sof打开调试.若软件说没有权限,请删除db文件夹后再试. 文件夹中附带我的实验报告,其中详细讲解了我的设计思路\软件架构\可能出现的问题等等. 调试步骤就不讲了,管脚分配请网友自行完成. 开发板 Altera Cyclone II EP2C35F672C6 软件平台 Quartus II 语言 verilogHDL-These are all the project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:995738
    • 提供者:needtobestrong
  1. shuzizhong

    0下载:
  2. 多功能数字钟程序,有四个按键,实现调整,定时,闹铃功能-Multifunction digital clock program, there are four keys to achieve adjustment, timer, alarm function
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:1497
    • 提供者:liushun
« 1 2 3 4 56 7 8 9 10 ... 48 »
搜珍网 www.dssz.com