搜索资源列表
dianzizhong
- 这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!-This is my learning process in the middle of the 10-minute program, containing various clock module and the counter, accumulator, and can download, compile!
数字钟
- 报时小闹钟 本程序是一个用汇编编的精致的图形时钟，运行时双击clock图标即可， 钟表显示的时间为本机系统的时间。 按b键可扩大画面 ；按s键可缩小画面；按c键可改变颜色；按e键可听音乐； 按q键退出本程序. -timekeeping small alarm clock this procedure is a compilation series with exquisite graphics clock, double-click the clock running i
maxshiyan
- 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚-University VHDL language experiment Daquan, based on the max-plus2 platform within 8-3 decoder, 8 Adder, digital clock, digital d
data-shuzizhong
- 此文件是本人设计的一个多功能数字钟的详细资料,现供大家参考.-I designed a multi-function digital clock detailed information is available for your reference.
DSled
- 数字钟的源程序DS1302+AT89C2051的LED钟-digital clock of the source DS1302 AT89C2051 LED bell
zlg7290_c51
- 51单片机 zlg７２９０数字钟，iic总线协议，是学习５１单片机模拟iic总线协议的最好选择．-51 SCM zlg7290 digital clock, Head bus protocol, MCU 51 is learning simulation 2005/09 Bus Protocol best option.
vhdlprogram
- 用复杂可编程逻辑器件(CPLD)实现的数字钟控系统-with complex programmable logic devices (CPLD) with a digital clock control system
clockv
- 使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.-use Verilog language prepared by the digital clock procedures. Schools are slow, quick school, alarm clock functions.
shzizhong
- 文件名称：数字钟设计参考文章 文件信息：4个文件/pdf/－页 语言种类：中文 适合对象：新手/中手 -file names : Digital Clock reference design document article : four documents / pdf /-page variety of languages : Chinese suitable targets : novice / Hand
01010
- 由8051设计的单片机数字钟，包括具体流程和相干程序-design from the 8051 microcontroller digital clock, including specific processes and procedures Coherent
VHDLDATACLOCK
- 本课程设计完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，由于数字集成电路技术的发展和采用了先进的石英技术，它使数字钟具有走时准确、性能稳定、携带方便等优点。数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活带来极大的方便。在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。-VHDL dataclock
Digital-clock-circuit-diagram
- 数字钟的电路图.1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。4. 具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。-Digital clock circuit diagram
F103C8T6温度
- 用stm32f103c8t6做的智能数字中，主要有以下功能，显示当前时间，年月日，星期和温度。可以通过按键打开和关闭闹钟，整点报时，时间调整。(With stm32f103c8t6 to do intelligent digital, mainly has the following functions, showing the current time, date, day, week and temperature. You can turn on and off the alarm clo
wannianli
- 2、 掌握QuartusII软件的使用； 3、 掌握计数器的设计； 4、 掌握分频器的设计； 5、 掌握时、分、秒的设计； 6、 数码管的扫描显示； 7、 掌握数字钟的整体设计(2, master the use of QuartusII software; 3. Master the design of the counter; 4. Master the design of frequency divider; 5, mastering the design of time,
szz
- 数字钟，24小时时制，每隔一分钟报时，每次两秒钟(A digital clock, ring lasts for two seconds per minute)
数字钟DS1307
- 实现数据时钟功能，程序实现了DS1307(The realization of the data clock function, the program implements the DS1307)
数字钟设计
- 1. P0.0/AD0控制“秒”的调整，每按一次加1秒； 2. P0.1/AD1控制“分”的调整，每按一次加1分； 3. P0.2/AD2控制“时”的调整，每按一次加1个小时；(1. P0.0/AD0 control "second" adjustment, each time plus 1 second; 2. P0.1/AD1 control "sub" adjustment, each time plus 1 points; 3. P0.2/
shuzhizhong (1)
- 数字时钟的FPGA设计，对学习FPGA有很大的帮助，希望大家能采纳(FPGA design of digital clock has great help for learning FPGA. I hope everyone can adopt it.)
digital_clock
- 自己用verilog HDL写的一个数字钟模块，包括校时功能，在Maxplusii下调试和下载通过(A digital clock module written by Verilog HDL, including timing function, debugging and downloading through Maxplusii.)
clock
- 在C51单片机上实现了数字钟功能，以及六种其他功能，包括日期显示、秒表、定时器、闹钟等（通过按键切换）。(The function of digital clock is realized on C51 microcontroller, and six other functions, including date display, stopwatch, timer, alarm clock and so on.)