搜索资源列表
IIS
- IIS 模块的结构图,SCK、WS和SD分别是 IIS 的三根信号线,SCK 是驱动时钟, WS是字选择信号,SD 是数据。SCK 由总线时钟分频而来,分频比可配。WS是占空比为 50%的周期性信号,高低电平分别对应左右(或者右左)声道,周期长度和音频数据的字长 有关。IIS 的数据(SD 信号)的变化比字选择(WS)晚一个时钟。IIS 支持8 位、16位、 32位字传输,数据的传输支持 DMA模式。在单声道模式下,左右声道输出同样的数据。 -IIS module structu
RISC-CPU
- 精简指令集 CPU 通过仿真验证正确 (使用之前务必看readme文件,和结构图!) 1. 此cpu是夏宇闻 verilog数字系统设计教程中最后一章的例程。 2. 学习时务必先搞明白框图原理,和数据流动!!! 3. 牢记主状态机中一条指令周期中传输的16bit=3bit指令+13bit地址。 4. 理解数据总线,和地址总线。区分数据和地址。 5. 仔细调试,因为书中有很多小错误。 程序经过quartusii编译通过,另外经过modelsim仿真正确。-RISC