搜索资源列表
FIR010
- 输入一个低频率的正弦波和一个高频的正弦波叠加而成,通过观察频域图和时域图,低频波通过了滤波器,高频大部分被滤除-input of a low-frequency sine wave and a high-frequency sine wave overprinted, By observing frequency domain and time domain map plan, low-frequency waves through the filter, the majority of hig
qixianchufaqi
- 当按下报警按钮时，单片机开始检测过零点，过零点的负跳变（T2EX）引发定时器2中断后,定时器2开始定时，当定时器2定时时间到，则单片机发触发脉冲，并且同时定时器0开始定时1ms，1ms时间到则停止发脉冲，每个脉冲的工作时序如图4-1所示。工频交流电率为50Hz，过零点每个周期(20ms)检测一次，因此，1秒内共检测过零点50次。单片机发脉冲6000次后（2分钟），自动停止发脉冲。 如果需要硬件电路与详细说明文档请与作者联系！可免费提供！
digital-clock
- 数字钟是计时仪器，它的功能大家都很熟悉。本实验对设计的电子钟要求为： 1．能够对s(秒)、min(分)和h(小时)进行计时，每日按24h计时制； 2．min和h位能够调整； 3．设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟，二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成，小时计数器较复杂，需要设计一个24(或12)
eda
- EDA 正弦信号发生器：正弦信号发生器的结构有四部分组成，如图1所示。20MHZ经锁相环PLL20输出一路倍频的32MHZ片内时钟,16位计数器或分频器CNT6，6位计数器或地址发生器CN6，正弦波数据存储器data_rom。另外还需D/A0832（图中未画出）将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟，输出一路分频的频率为32MHZ的片内时钟，与直接来自外部的时钟相比，这种片内时钟可以减少时钟延时和时钟变形，以减少片外干扰 还可以改善时钟的建立时间和保持时
work
- 混响器设计程序，程序部分，与时域与频域的波形图-Reverb design process, part of the program, and the time domain and frequency domain waveform
pinlvji2
- verilog语言，quartus下实现频率计，内附原理图以及详细说明。 一共6个.v模块，其中一个是top，其余都是子模块。 测量频率的原理很简单，对一定时间内待测信号的上升沿的个数进行记录即可。 单位khz，四位数码管，小数点可以处于其中任何一位，假设数码管由高到低定义成HEX3，HEX2，HEX1，HEX0，那么当hex0的小数点点亮时，表示xxxx khz，hex1的点亮时，xxx.x khz，依次类推。 为保证精度，当时xxxx khz时，最小分辨率应该是1khz，所以
Desktop
- 基于MATLAB对录音进行时域频域分析，并画出直观图，进行傅里叶变换(Based on MATLAB, the recording is analyzed in time domain and frequency domain, and an intuitive diagram is drawn to carry out Fourier transform)