搜索资源列表
7led
- 一个最大公约数七段显示器编码VHDL代码设计
gcd
- 欧几里得算法求最大公约数电路的Verilog实现,消耗功率较低-Euclid algorithm for the realization of the common denominator Verilog circuit, lower power consumption
gcd
- 这是一个求最大公约数的verilog源码-this is a verilog source code which can count the greatest common divider .
GCD
- 最大公约数的计算,各个源描述的编译顺序:gcd.vhd,gcd_stim.vhd-The common denominator of the calculation, the various sources described in the order of the compiler: gcd.vhd, gcd_stim.vhd
gcd_disp
- 最大公约数七段显示器编码,各个源描述的编译顺序gcd_disp.vhd,vhdl.vhd,stim.vhd-Seven-Segment Display common denominator coding, various sources described in order to compile gcd_disp.vhd, vhdl.vhd, stim.vhd
ou
- 欧几里德算法:辗转求余 原理: gcd(a,b)=gcd(b,a mod b) 当b为0时,两数的最大公约数即为a getchar()会接受前一个scanf的回车符-Euclidean algorithm: Principles of travel for more than: gcd (a, b) = gcd (b, a mod b) when b is 0, the two common denominator is the number of a getchar () will ac
exer3
- 3, 采用尽可能少的电路,求出两个在100以内的正整数的最大公约数和最小公倍数。(不许采用mod函数),仿真并综合出电路-3, the circuit using as little as possible, find two positive integers less than the 100 greatest common divisor and least common multiple. (Not allowed to use mod function), and integrated
VHDL_100_1
- 第43例 四位移位寄存器 第44例 寄存/计数器 第45例 顺序过程调用 第46例 VHDL中generic缺省值的使用 第47例 无输入元件的模拟 第48例 测试激励向量的编写 第49例 delta延迟例释 第50例 惯性延迟分析 第51例 传输延迟驱动优先 第52例 多倍(次)分频器 第53例 三位计数器与测试平台 第54例 分秒计数显示器的行为描述6 第55例 地址计数器 第56例 指令预读计数器 第57例 加.c减.c乘指令的
zdgys
- 利用VHDL实现求两个二十四位二进制数的最大公约数-Use VHDL to find the greatest common divisor of two number
gcd
- 求最大公约数的vhdl 源代码 gcd-gcd
gcd_lcm
- 求两个100以内整数的最大公约数和最小公倍数,只用加法和减法运算-Find the greatest common divisor of two integers less than 100 and the least common multiple, only addition and subtraction
verilog
- Verilog HDL 1.红外线发射调制电路 2.分数分频 3.最大公约数和最小公倍数 4.秒表-1.infra transmission modulator 2.fractal frequency divider 3.maximal common divisor 4.timer
Verilog
- 用verilog实现七位最大公约数的算法,使用状态机,可仿真电路图-Seven with the greatest common divisor algorithm verilog implementation, the use of state machine circuit simulation
GCD
- Verilog 最大公约数设计RTL级代码和芯片设计图-Verilog GCD Design and synthesis layout
gcd3
- 用verilog代码编写的GCD即找两个数之间的最大公约数的FPGA工程。-Verilog code written with the GCD of two numbers that find the common denominator between the FPGA project.
zheng
- 基于ise实现的求最大公约数。并在modelsim 上实现-base on ise and modelsim .
gcd
- 分别基于功耗优先和性能优先的欧几里得求最大公约数算法 包括说明文档-based performence and power design for gcd cotain the instruction word
GCD_Verilog
- 利用Verilog语言写的采用更相减运算的球两个数的最大公约数-Using Verilog language written using a subtraction ball number two of the greatest common divisor
xt
- 题目1:中国有句俗语叫“三天打鱼两天晒网”。某人从1990年1月1日起开始“三天打鱼两天晒网”,问这个人在以后的某一天中是“打鱼”还是“晒网”? 题目2:有1、2、3、4个数字,能组成多少个互不相同且无重复数字的三位数?都是多少 题目3:输入两个正整数m和n,求其最大公约数和最小公倍数-Topic 1: There is a saying called " three days of fits and starts. Someone " fits and starts n
src
- 自己写的一个求两个32位操作数的最大公约数处理器的verilog代码,采用的是流水线结构-A seek the greatest common divisor of two 32-bit operands processor verilog code pipeline structure