CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 最大公约数

搜索资源列表

  1. 7led

    0下载:
  2. 一个最大公约数七段显示器编码VHDL代码设计
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.07kb
    • 提供者:linew
  1. gcd

    1下载:
  2. 欧几里得算法求最大公约数电路的Verilog实现,消耗功率较低-Euclid algorithm for the realization of the common denominator Verilog circuit, lower power consumption
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:1.78kb
    • 提供者:jh
  1. gcd

    0下载:
  2. 这是一个求最大公约数的verilog源码-this is a verilog source code which can count the greatest common divider .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:304.98kb
    • 提供者:杨振飞
  1. GCD

    0下载:
  2. 最大公约数的计算,各个源描述的编译顺序:gcd.vhd,gcd_stim.vhd-The common denominator of the calculation, the various sources described in the order of the compiler: gcd.vhd, gcd_stim.vhd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.99kb
    • 提供者:李扬
  1. gcd_disp

    0下载:
  2. 最大公约数七段显示器编码,各个源描述的编译顺序gcd_disp.vhd,vhdl.vhd,stim.vhd-Seven-Segment Display common denominator coding, various sources described in order to compile gcd_disp.vhd, vhdl.vhd, stim.vhd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.08kb
    • 提供者:李扬
  1. ou

    0下载:
  2. 欧几里德算法:辗转求余  原理: gcd(a,b)=gcd(b,a mod b)  当b为0时,两数的最大公约数即为a  getchar()会接受前一个scanf的回车符-Euclidean algorithm: Principles of travel for more than: gcd (a, b) = gcd (b, a mod b) when b is 0, the two common denominator is the number of a getchar () will ac
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:2.26kb
    • 提供者:俞佳
  1. exer3

    0下载:
  2. 3, 采用尽可能少的电路,求出两个在100以内的正整数的最大公约数和最小公倍数。(不许采用mod函数),仿真并综合出电路-3, the circuit using as little as possible, find two positive integers less than the 100 greatest common divisor and least common multiple. (Not allowed to use mod function), and integrated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:57.57kb
    • 提供者:林涛
  1. VHDL_100_1

    1下载:
  2. 第43例 四位移位寄存器 第44例 寄存/计数器 第45例 顺序过程调用 第46例 VHDL中generic缺省值的使用 第47例 无输入元件的模拟 第48例 测试激励向量的编写 第49例 delta延迟例释 第50例 惯性延迟分析 第51例 传输延迟驱动优先 第52例 多倍(次)分频器 第53例 三位计数器与测试平台 第54例 分秒计数显示器的行为描述6 第55例 地址计数器 第56例 指令预读计数器 第57例 加.c减.c乘指令的
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-03-29
    • 文件大小:333.28kb
    • 提供者:zyw
  1. zdgys

    0下载:
  2. 利用VHDL实现求两个二十四位二进制数的最大公约数-Use VHDL to find the greatest common divisor of two number
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:84.46kb
    • 提供者:TY
  1. gcd

    0下载:
  2. 求最大公约数的vhdl 源代码 gcd-gcd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.06kb
    • 提供者:xz
  1. gcd_lcm

    0下载:
  2. 求两个100以内整数的最大公约数和最小公倍数,只用加法和减法运算-Find the greatest common divisor of two integers less than 100 and the least common multiple, only addition and subtraction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:847byte
    • 提供者:刘涛
  1. verilog

    0下载:
  2. Verilog HDL 1.红外线发射调制电路 2.分数分频 3.最大公约数和最小公倍数 4.秒表-1.infra transmission modulator 2.fractal frequency divider 3.maximal common divisor 4.timer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:10.79kb
    • 提供者:黄甦
  1. Verilog

    0下载:
  2. 用verilog实现七位最大公约数的算法,使用状态机,可仿真电路图-Seven with the greatest common divisor algorithm verilog implementation, the use of state machine circuit simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:317.3kb
    • 提供者:LEEY
  1. GCD

    1下载:
  2. Verilog 最大公约数设计RTL级代码和芯片设计图-Verilog GCD Design and synthesis layout
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:215.21kb
    • 提供者:
  1. gcd3

    0下载:
  2. 用verilog代码编写的GCD即找两个数之间的最大公约数的FPGA工程。-Verilog code written with the GCD of two numbers that find the common denominator between the FPGA project.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:296.83kb
    • 提供者:袁媛
  1. zheng

    0下载:
  2. 基于ise实现的求最大公约数。并在modelsim 上实现-base on ise and modelsim .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:444.13kb
    • 提供者:zhengxianhui
  1. gcd

    0下载:
  2. 分别基于功耗优先和性能优先的欧几里得求最大公约数算法 包括说明文档-based performence and power design for gcd cotain the instruction word
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-20
    • 文件大小:31.25mb
    • 提供者:dan chen
  1. GCD_Verilog

    0下载:
  2. 利用Verilog语言写的采用更相减运算的球两个数的最大公约数-Using Verilog language written using a subtraction ball number two of the greatest common divisor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:319.34kb
    • 提供者:
  1. xt

    0下载:
  2. 题目1:中国有句俗语叫“三天打鱼两天晒网”。某人从1990年1月1日起开始“三天打鱼两天晒网”,问这个人在以后的某一天中是“打鱼”还是“晒网”? 题目2:有1、2、3、4个数字,能组成多少个互不相同且无重复数字的三位数?都是多少 题目3:输入两个正整数m和n,求其最大公约数和最小公倍数-Topic 1: There is a saying called " three days of fits and starts. Someone " fits and starts n
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-24
    • 文件大小:1.36kb
    • 提供者:zlyu
  1. src

    0下载:
  2. 自己写的一个求两个32位操作数的最大公约数处理器的verilog代码,采用的是流水线结构-A seek the greatest common divisor of two 32-bit operands processor verilog code pipeline structure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:3.58kb
    • 提供者:ray
« 12 »
搜珍网 www.dssz.com