CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 根升余弦

搜索资源列表

  1. SpreadShaping

    0下载:
  2. 直接序列扩频+成型滤波,将编码后数据进行256倍扩频,再按照4倍内插根升余弦成型滤波,最后成形滤波后按4路并行输出,以满足并行输入DA的要求。-Direct Sequence Spread Spectrum+ shaping filter, the encoded data 256 times more spread spectrum, and then interpolated according to four times the root raised cosine shaping fil
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:706.27kb
    • 提供者:袁磊
  1. FPGA-basedimplementationoftherootraisedcosine

    0下载:
  2. 基于FPGA实现根升余弦滤波器的研究(在MATLAB环境中)-FPGA-based implementation of the root raised cosine filter (in the MATLAB environment)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:37.95kb
    • 提供者:xiaoyuehaome
  1. Square-Root-Raised-Cosine-Filter

    0下载:
  2. 根升余弦基带成形滤波器的设计及其DSP实现.最后利用系数对称特性,在某软件无线电电台系统的DSP 芯片中编程, 实现均方根升余弦滤波器的成形滤波算法-First this essay introduces baseband shaped filter theory and requirements of an SDR system on shaped filtering. And, the author introduces various realization methods
  3. 所属分类:DSP program

    • 发布日期:2017-03-22
    • 文件大小:115.45kb
    • 提供者:程文翔
  1. zuoye2

    0下载:
  2. 主要编写了一组二进制数据通过根升余弦滤波器后的波形,但并没有使用ISE内部的FIR滤波器内核,该程序相当于编写了一个根升余弦滤波器。-Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the program is equivalent to the prepara
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.56mb
    • 提供者:林源
  1. QPSK_DSSS

    3下载:
  2. 该程序使用verilog语言,编写了QPSK-DSSS系统的发端,主要模块包括对同相分量和正交分量的扩频,通过根升余弦滤波器,以及与载波相乘等模块。-The program uses the verilog language, written QPSK-DSSS system, the originator, the main modules include in-phase and quadrature components of the spectrum, through the root
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-06
    • 文件大小:6.66mb
    • 提供者:林源
  1. code

    0下载:
  2. 某数据传输系统,试图利用300-3400Hz的话音通 道进行载波传输,波形信道为加性高斯白噪声信道。 –采用线性传输,收发两端拟采用滚降系数0.5的根 号升余弦滤波,以解决采样点失真问题。 –以下仿真采用无记忆采样信道模型,其中受器件限 制,复基带采样点平均功率受限为1,复基带采样 点噪声功率为可调参量-A data transmission system, trying to use 300-3400Hz voice channel for carrier transmission, wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:9.51kb
    • 提供者:王先生
搜珍网 www.dssz.com