[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD

VHDL课程实验6，数控分频器的设计。对应不同的输入信号，预置数（初始计数值）设定不同的值，计数器以此预置数为初始状态进行不同模值的计数，当计数器的状态全为1时，计数器输出溢出信号。用计数器的溢出信号作为输出信号或输出信号的控制值，使输出信号的频率受控于输入的预置数-VHDL course experiment 6, NC Divider. Corresponding to different input signals, the set value (initial count) to set

美音蜂鸣器在空调中的应用主要是通过不同的音乐来表达控制器不同状态，或者，对不同操作用不同音乐响应。而不同的 音乐是通过控制芯片内的两个蜂鸣器管脚来控制。一个是控制蜂鸣器的工作情况。而音乐的尾音则是通过关闭控制蜂鸣器，从而附带着 的电容放电所造成的。另一个则是控制蜂鸣器的音乐情况。具体是从晶振到预分频再到分频个计数器的一连 串的控制，进而达到人们想发的音阶、音乐的实现。-US-tone buzzer in the air conditioning system mainly through the

用Verilog写的一个简单的IIs控制器，分为clkgen时钟分频模块和transcon传输控制模块。其中transcon模块主要部分为一个有限状态机实现的满足IIS标准的输出。 另附一个简单的Testcase以及得到的波形。-Develop an iis controller with verilog hdl. The key parts of iis were departed in two. One is clkgen.v which generate the clk and syn