CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 能实现0到9

搜索资源列表

  1. MSP430F149_DS18B20

    0下载:
  2. 本程序使用MSP430F149驱动DS18B20,并再1602液晶显示温度;DS18B20 是一款小巧的温度传感器,它通过单总线协议与 MCU 进行通信,硬件连接十分简洁,它具有如下特性:测温范围-55℃~+125℃,并且在-10℃~+85℃范围内具有±0.5℃的精度,9-Bit 到 12-Bit 的可编程分辨率,用户自定义、非易失性温度阈值。MCU的P1.6端口与DS18B20的DQ端连接, 通过在MCU的IO 端口模拟1-Wire协议的时序就能实现对 DS18B20 的读写了。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:85.45kb
    • 提供者:skywalker
  1. watch

    0下载:
  2. 一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。 (1) 倒计时:通过小键盘可以实现设定计时时间(以秒为单位,最大计时时间为99.9秒)。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后,自动停止倒计时,同时响铃。 (2) 顺计时:初始值为00.0S,通过键盘实现开始计时和结束计时功能。计时结束后,显示记录的时间。 (3) 用三个发光二极管正确显示以下状态:倒计时状态、顺计时状态
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:403.21kb
    • 提供者:YUJIAN.XU
  1. Proteus_for_ARM7.rar

    1下载:
  2. .安装好Proteus 6.9 SP4,需要用Keil for ARM的或IAR的同样需要安装好。 2.安装Proteus VSM Simulator驱动 可以在官方网站上下载到)。Keil装Vdmagdi.exe,IAR装Vdmcspy.exe 3.将附件中的Prospice.dll和Licence.dll文件Copy到..\bin目录下,MCS8051.dll和ARM7TDMI.dll文件拷贝到..\MODELS目录下。分别替换原有的文件。 4.打开原理图模型和程序。记得要在ISIS中
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-25
    • 文件大小:581.34kb
    • 提供者:张子凤
  1. lift.rar

    0下载:
  2. (1)用VHDL实现四层电梯运行控制器。 (2)电梯运行锁用一按钮代替(开锁上电),低电平可以运行,高电平不能运行。 (3)每层电梯入口处设有上行、下行请求按钮,电梯内设有乘客到达层次的停站要求开关,高电平有效。 (4)有电梯所处楼层指示灯和电梯上行、下行状态指示灯。 (5)电梯到达某一层时,该层指示灯亮,并一直保持到电梯到达另一层为止。电梯上行或下行时,相应状态指示灯亮。 (6)电梯接收到停站请求后,每层运行2秒,到达停站层,停留2秒后门自动打开,开门指示灯亮,开门6秒后电梯自动关门
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:282.7kb
    • 提供者:管皮皮
  1. UART_ISR

    0下载:
  2. M16 ICCAVR PROTEUS每天一练】之串口(中断法),2009-09-11 今天发的是依旧是最基础的程序——串口程序,谨供初学者参考和本人备份之用,大侠请绕行。主要实现就是通过超级终端发送一个字符串,单片机接收到之后发回超级终端。其中文件夹中的《ICC_PRJ》是ICCAVR的工程文件和源文件,《PS_PRJ》是PROTEUS的工程文件,《SI_PRJ》是Source Insight的工程文件。 (我的程序大部分都是参考了网友的资料的,由于人数太多,又记不得是那里下载的,所以
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:59.18kb
    • 提供者:申明
  1. 9.59

    0下载:
  2. 实现9分59秒的记时功能 当输入1Hz的脉冲时,且START置1时,能正常记时,当将RESET置1时,可以实现复位功能 当将STOP置1时,可以停止记时,记时的能记到9分59秒-9 minutes and 59 seconds to achieve when the mind functions when the input pulse 1Hz, and START is set to 1, to normal mind, and when the RESET is set to 1 w
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:14.69kb
    • 提供者:钟祥
搜珍网 www.dssz.com