搜索资源列表
CPLD
- 设计一个6进制递增计数器，计数信号通过K0产生并输入。计数结果利用试验仪上的数码管LED2显示。-Design a 6 hexadecimal increment the counter, and enter the count signal generated by K0. Count results on the tester digital tube display LED2.
kt1
- 基于FPGA的可控100进制可逆计数器，运行环境maxplus-Controlled 100 hex reversible counter FPGA-based operating environment maxplus
counter
- VHDL 脉冲输入15进制输出计数器 计数器是实际中最为实用的时序电路模块之一-VHDL pulse input the counter of the output of the 15 hexadecimal counter the one of the of yes one of the the actual in the the most practical timing circuit module
VHDL_60-system_counter
- 用VHDL语言编写的简易60进制的可调节计数器，用于Xilinx ISE软件-A 60-digit system settable countr using VHDL, programming using Xilinx ISE
counter
- 频率计的一个模块，即计数器，六进制和十进制级联，构成六十计数器-Frequency of a module, counter, hex and decimal cascade of constitute sixty counter
count-1
- 基于Verilog的仿真，各个进制的计数器仿真。-Verilog-based simulation, the simulation hex counter.
VHDL
- VHDL初级编程实例：动态扫描显示程序、分频器设计程序、8位移位寄存器、BCD计数器设计(任意进制)等等。-VHDL the primary programming examples: dynamic scanning display program, the divider design process, the 8-bit shift register, BCD counter design (any hex), and so on.
clock
- 设计一台能显示时、分、秒的数字电子钟，具体要求如下： （1）时计数器用24进制计时电路，分、秒计数器用60进制计分、计秒电路； （2）可手动校时，能分别进行时、分的校正； （3）能实现整点报时功能。 -Design a table can display hours, minutes and seconds of digital electronic clock, the specific requirements are as follows: (a) when the cou
VHDL_ReversibleCounter
- 可逆计数器(两位十六进制,以十进制方式显示即从00,01数到14,15然后00,01再到根据10hz晶振(低频都可选,视板子情况而定)作为时间脉冲计数,rst键可以重置(清零 )计数器,drct键选择加法计数还是减法计数.-2-bit-Hexadecimal Reversible Counter(decimal display)
60_binary_counter_vhdl_quartus2
- 一个60进制的计数器的VHDL源代码，测试可行。-a VHDL code of 60 binary counter and it test feasible.
Multi-function-digital-clock
- QuartusII开发的EDA 采用两个双十进制计数器74390 以及其他部件 组成了具有暂停 清零 调时针 调分针 12 24进制转换 整点报时等功能的多功能数字钟-QuartusII EDA developed using two pairs of decimal counter 74390 as well as other components of tune with the suspension cleared tone hour minute 1224 hex conversion
12jinzhijianfajishuqi
- 同步12进制减法计数器，实现简单的12进制减法计数。-Synchronous binary down counter 12, a simple subtraction of 12 hexadecimal counting.
CNT4_S
- 该程序为运用VHDL语言，基于FPGA平台实现的一个四进制的计数器。-The program for the use of VHDL language, FPGA-based platforms to achieve a quaternary counter.
MOORE_5
- 使用了有限状态机来实现一个多进制的计数器，详细解释了状态机的用法-Use a finite state machine to implement more than one binary counter, a detailed explanation of the use of the state machine
counter
- Verilog语言编写的8进制同步、异步加法计数器-Verilog language octal synchronous, asynchronous addition counter
CNT4
- 四进制加法计数器，带有异步复位功能。还有同步置数，自己可以稍作修改-Quaternary adding counter
DTSM
- 在开发板上可以实现从00到59的计数，相当于一个60进制的计数器，里面包括了将脉冲分频的代码编写-In the development board can be achieved 00 to 59 counts, the equivalent of a 60 hexadecimal counter, which includes the pulse frequency of the code
digital-clock-circuit-.ms13
- 数电_Multisim设计_数字时钟电路 (显示时:分:秒 CP 频率 f 1Hz) 【电路说明】 1 基于 74LS160 做三个计数器(时:24 进制,分:60 进制,秒:60 进制) 2 秒针计数器完成一次计数后,进位给分针计数器的 P 和 T。 分针计数器完成一次计数后,进位给时针计数器的 P 和 T。-Digital circuit _Multisim design _ digital clock circuit (Display: hours: minutes
CNT12
- 运用VHDL语言编写的可实现12进制的计数器。(A 12 - scale counter written in VHDL.)
单片机开发试验
- 主要内容有单片机快速入门、单片机基础电路、数制与C51语言入门、51单片机的硬件系统、51单片机编程软件的使用、单片机驱动LED（发光二极管）的电路及编程、单片机驱动LED数码管的电路及编程、中断与中断编程、定时器/计数器的使用及编程、按键输入电路及编程、点阵和液晶显示屏的使用及编程、步进电机的使用及编程、串行通信的使用及编程、I2C总线通信的使用及编程、A/D与D/A转换电路及编程