VHDL数字钟设计程序 设计要求 基本要求： 1、24小时计数显示； 2、具有校时功能（时，分） ； 附加要求： 1、实现闹钟功能（定时，闹响）；,VHDL digital clock design process design requirements for the basic requirements: 1,24 hours count display 2, with a school function (hours, minutes) additio

用51单片机做的数字闹钟，通过LED显示时间，通过按键调整时间和闹钟时间-Done with 51 single-chip digital alarm clock, LED display, through time, through the buttons to adjust time and alarm time