搜索资源列表
byvhdstopwatchl
- 1.高精度数字秒表（0.01秒的vhdl语言实现） 2.具有定时，暂停，按键随机存储，翻页回放功能； 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。 5.模块化设计，其中的许多函数可以成为vhdl语言的通用经典例子（包含分频电路设计，动态扫描时钟设计，译码电路设计，存储器设计，存储回放显示设计）-1. High-precision digital stopwatch (0.01 seconds vhdl la
canshuhua
- 自己辅助几何设计的作业，随机产生1000个点，并将其进行参数化。
interleaver
- 这是一个用VHDL编写的交织器程序,使用交织器能够使干扰由突发变成随机化-This is a prepared using VHDL interleaver, the use of interleaver enables interference by the sudden randomized into
all
- 神经网络多种算法但是传感器已经涉及到具体的结评价控制方法优劣的一个重要数量指标是能量误差的大小，本题中的能量误差是指所设计的路试时的制动器与相对应的实验台上制动器在制动过程中消耗的能量之差。通常不考虑观测误差、随机误差和连续问题离散化所产生的误-Got excellent academic scholarship third class. Got the title of excellent Chinese Communist Youth League members. Got the
interlace
- 根据MATLAB中的伪随机交织器产生的交织图案初始化到ROM中，从ROM中读取交织图案对输入数据进行交织。同时也可根据解交织图案进行解交织，同样的算法。-In accordance with MATLAB generated pseudo-random interleaver initialization pattern woven into the ROM, read from the ROM interwoven interwoven pattern of input data. Can a
ithm
- 混沌伪随机序列均匀化普适算法的FPGA实现-Homogenization of chaotic pseudo-random sequence FPGA realization of the universal algorithm
prbs
- 高速并行数据伪随机化模块，包括发送侧的随机化和接收侧的去随机化，以及测试模块-High-speed parallel pseudo-random data modules, including randomized and receive side of sending side to randomization, and the test module
HandoutNew
- 1 随机产生一批整数 2 手动输入一批整数3 将表中数据随机化4 快速排序 5 希尔排序6 堆排序7 归并排序 -A number of randomly generated integer integer from 2 to manually enter the number of the data in Table 3 randomized quicksort 4 5 6 Hill sort merge sort heap sort 7
write
- 使用golang生成一个coe文件，初始化rom。其中随机产生10000个数值作为初始化值-Use golang generate a coe file to initialize rom. Wherein the randomly generated value as the initial value 10000
24C02 i2c
- 本程序用按键计数测试24C02随机读写程序，每次从0位开始读数据，读到标记位后返回变量，下次写入又从标记位写入，相当于写入一个8位数据在24C02的2个地址分别写入了一次，但可以充分利用24C02的256个地址（0-255），对24C02寿命有一定延长作用。24C02使用过一次之后可以删除初始化函数中的write_at24c02(255,0)语句。(Button count test 24C02 random read and write procedures for the program,