CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 雷达信号产生

搜索资源列表

  1. IFdetector

    0下载:
  2. 现代雷达普遍采用相参信号处理,而如何获得高精度基带数字正交( I , Q) 信号是整个系统信号处理成败的关键,以前通常的做法是采用模拟相位检波器得到I、Q信号,其正交性能一般为:幅度平衡在2 % 左右, 相位正交误差在2°左右,即幅相误差引入的镜像功率在- 34dB 左右。这限制了信号处理器性能的提高, 为此, 近年来提出了对低中频直接采样恢复I、Q 信号的数字相位检波器。随着高位、高速A/ D 的研制成功和普遍应用,使得数字相位检波方法的实现成为可能。 对信号进行中频直接采样和数字正交处理
  3. 所属分类:DSP program

    • 发布日期:2017-03-30
    • 文件大小:914365
    • 提供者:陈绪戈
  1. zhongpinyanboq

    0下载:
  2. 中频验波是对信号进行中频直接采样和数字正交处理后,产生的I 支路和Q 支路信号序列在时间上会错开一个采样间隔,需要进行定序处理,恢复成同步输出的I、Q 两路信号序列。现代雷达普遍采用相参信号处理,而如何获得高精度基带数字正交( I , Q) 信号是整个系统信号处理成败的关键,以前通常的做法是采用模拟相位检波器得到I、Q信号,其正交性能一般为:幅度平衡在2 % 左右, 相位正交误差在2°左右,即幅相误差引入的镜像功率在- 34dB 左右。这限制了信号处理器性能的提高, 为此, 近年来提出了对低中频
  3. 所属分类:DSP program

    • 发布日期:2017-04-07
    • 文件大小:913797
    • 提供者:陈绪戈
  1. FPGA

    0下载:
  2. 将立体杂波图应用于气象杂波的CFAR处理,根据当前杂波环境的变化实时地产生杂内杂外标志,从而选择不同的信号处理支路处理当前气象杂波,提高了雷达的检测性能,降低了虚警概率。-Will be applied to three-dimensional meteorological clutter Clutter Map CFAR of treatment, according to the current clutter environment generated in real time with
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:172706
    • 提供者:zn
  1. Barker-code-generator

    0下载:
  2. 巴克码发生器在数据通信、雷达和遥控领域有相当广泛的应用。它能自动产生周期性的序列码。本实验要求产生的序列码信号为{1110010},可以用寄存器或同步时序电路实现。为了能够通过实验开发系统验证实验结果,可以使用两个输出端,其中一个输出端同时输出巴克码,另一个输出端输出节拍。-Barker code generator data communications, radar and remote areas of a wide range of applications. It can automa
  3. 所属分类:SCM

    • 发布日期:2017-11-09
    • 文件大小:10987
    • 提供者:
  1. sp6ex14

    0下载:
  2. verilog,ISE工程。倒车雷达实例,每100ms产生1个超声波测距模块所需的10us高脉冲激励,并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值(以10us为单位),与此同时,蜂鸣器根据障碍物远近,也会相应的发出不同频率的响声。-verilog, ISE project. Reversing radar instance, every 100ms high pulse generating 10us required an ultrasonic ranging module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6226774
    • 提供者:lyg
  1. CIC

    2下载:
  2. 包括地址产生单元、数据查询单元(可以重新初始化rom中的数据,由matlab产生.coe文件替换)、积分单元、抽取单元、梳状滤波单元,对于初学者很有帮助(Including address generation unit, data query unit (data can be re-initialized in rom, generated by matlab. COE file replacement), integration unit, extraction unit, comb fi
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-02-25
    • 文件大小:5120
    • 提供者:午后河流
搜珍网 www.dssz.com