搜索资源列表
mipscpudesign
- cpu设计实例mips。MIPSI指令集32位CPU （1）MiniCore设计实例全32位操作，32个32位通用寄存器，所有指令和地址全为32位 （2）静态流水线（3～5级） （3）Forwarding技术 （4）片内L1 Cache，指令、数据各4KByte，硬件初始化 （5）没有TLB，但系统控制协处理器（CP0）具有除页面映射外的全部功能 -cpu design example mips. MIPSI instruction set 32-bit CPU (1)
memtest
- 在数字系统中，一般存在多个芯片，利用不同的特点用于实现不同的功能，一般都包含CPU,FPGA,AD,DA,memory，ASSP（专用标准模块）,ASIC等。CPU用于进行智能控制，FPGA进行硬件算法处理和多设备接口，AD进行模数转换，DA进行数模转换，memory存储临时数据。因此，FPGA如何与其他芯片进行通讯是重要的设计内容。数据输入，数据输出，双向通讯，指令传递，地址管理，不同时钟的异步通讯问题等等都需要处理。最基本的MEMORY如SRAM(128KX8bbit静态存储器628128)
MCU_Design_traffic_lights
- 本次设计为十字路口交通灯控制系统设计,硬件部分它以8031单片机为核心,并在此基础上扩展了程序存储器（EPROM）2764、静态数据存储器（SRAM）6264，利用地址锁存器74LS373扩展I/O并行接口芯片8255A。软件部分它结合定时/计数等知识进行程序编译。-The design for the intersection traffic light control system design, hardware components it to 8031 as the core, and
lcd
- 函数功能介绍： 1、LCD_Initial() LCD初始化函数 2、show_cur(value, x, y) value要显示的值,x为在具体行的显示地址,y为要显示的行数，0为第一行，1为第二行 3、show_static(value, x, y)静态字符串显示函数-show with LCD
JingTaiWangYe
- 用MSP430FG4618单片机做的一个以太网静态网页程序，在电脑上输入相应的IP地址就可以访问单片机查看网页-MSP430FG4618 MCU with Ethernet static pages to do a program, enter the appropriate IP address on the computer can access the SCM view pages
74LS164
- 程序功能为扩展两个外部并口，两个并行端口没有确切的端口地址，通过两个并口连接两位共阳数码管，实现两位数码管的静态显示，显示数字顺序为：00~-Program features for the expansion of two external parallel port, two parallel ports do not have the exact port addresses two common anode connection via two parallel digital cont
SGDMA_dispatcher
- SGDMA包含以下特性： l 根据描述符进行中断使能 l 包传输长度限制 l 视频帧缓冲驻留 l 不对齐存储器访问 l 静态和可编程突发处理 l 数据位宽高达1024-bit l 独立的收发描述符缓冲 l 支持64-bit地址 (必须使用 Qsys 12.1或之后的版本) l 4GB缓冲传输 l 可编程跨越（以字为单位） l 可编程添加描述符 l 用户可定制功能（提高逻辑和存储器利用率）-SGDMA includes the following f
LWIP
- 本实验所需器材：STM32F407开发板块，网线一根。 本实验将实现如下功能：用网线将开发板连接到路由器上。开机的时候将初始化LAN8720、LWIP协议栈等，LAN8720会自动与路由器或者电脑进行自协商，通过自协商确定连接速度与双工状态。如果开启了DHCP的话开发板就会通过路由器获取IP地址，如果没有路由器的话只能使用静态IP地址，我们默认的静态IP地址为:192.168.1.30,子网掩码：255.255.255.0，默认网关:192.168.1.1。当DHCP获取IP地址信息成功后就
ethernet_loopback
- 通过FPGA驱动千兆以太网口，完成SPARTAN6上的UDP数据包闭环测试，即通过网口发送数据包到FPGA，FPGA内部将接收到的数据返回到PC机，建议测试之前添加ARP静态绑定，FGPA内部的IP以及MAC地址在ROM里的COE文档里可以看到，发送端添加了CRC以及整体CHECKSUM的计算(Driven by FPGA Gigabit Ethernet port, UDP SPARTAN6 data packet on the closed loop test, through the ne
网络通信实验
- 硬件资源: 1,DS0(连接在PF9),DS1(连接在PF10) 2,串口1(波特率:115200,PA9/PA10连接在板载USB转串口芯片CH340上面) 3,ALIENTEK 2.8/3.5/4.3/7寸TFTLCD模块(通过FSMC驱动,FSMC_NE4接LCD片选/A6接RS) 4,按键KEY0(PE4)/KEY1(PE3)/KEY2(PE2)/KEY_UP(PA0,也称之为WK_UP) 5,LAN8720(通过RMII接口驱动) 实验现象: