搜索资源列表
简易谐波分析仪
- 采用12位MAX 197对外部信号采样。采用全周波傅立叶积分算法，对采样信号进行处理，对电力系统的电压有效值、功率等特征量进行实时在线监测；采用全数字测量法测量相位差；并采用自适应技术调整采样间隔，消除非同步采样对计算造成的误差，利用PIC18F458捕获功能实时监测电力系统频率波动，修订采样间隔。分析了各量的测量误差，均达到标准。并提供友好的人机交互界面。-used 12 MAX 197 pairs external signal sampling. Using Fourier-Cycle I
mp3-AT89C51SND1C
- AT89C51SND1具有以下功能： *MP3硬件解码器 -单独的MP3解码器 -支持48，44.1, 32, 24, 22.05, 16KHz采样频率 -左右声道独立的音量控制(软件使用31级) -重低音、中音、高音均衡控制(31级) -重低环绕声效果 -辅助数据输出 -“CRC错误”和“MPEG帧同步”指示-AT89C51SND1 has the following functions : * MP3 decoder hardware-alone MP3 dec
sound
- 其中sound.c 用于录音和回放。其中特别需要注意的是:1。目前声卡似乎不能打开全双工，所以如果fd = open(\"/dev/dsp\", O_RDWR) ，则无法录音和回放。只能分别设置RDONLY和WRONLY。即半双工方式。否则，就是在录音的时候可以听见，但是无法回放。分析下来似乎是IIC总线中只分配了一个通道给声卡，或者是只启用了一个通道，所以无法录音和放音同步进行。解决方法就是分别以RDONLY方式打开进行录音和WRONLY方式打开进行放音。 Sound1.c用于将录音保存在
dds
- 51单片机控制AD9851产生20HZ-1MHZ的正弦波，并且实现了按不同步进频率扫屏
ps2
- ＰＳ／２通讯协议是一种双向同步串行通讯协议。通讯的两端通过Ｃｌｏｃｋ（时钟脚）同步，并通过Ｄａｔａ（数据脚）交换数据。任何一方如果想抑制另外一方通讯时，只需要把Ｃｌｏｃｋ（时钟脚）拉到低电平。一般两设备间传输数据的最大时钟频率是３３ｋＨｚ，大多数ＰＳ／２设备工作在１０～２０ｋＨｚ。推荐值在１５ｋＨｚ左右，也就是说，Ｃｌｏｃｋ（时钟脚）高、低电平的持续时间都为４０μｓ。每一数据帧包含１１～１２个位。
pcm1804_i2s_data_adjust2
- 用于pcm1804调整I2S的数据，使I2S的音频同步并且在FIFO中不溢出。能够自动判断FIFO --中的状态，通过调整从FIFO中输出的数据的个数来使FIFO既不上溢也不下溢。 -- 为了达到更高的精度要求，可以通过加大采样时钟clk的频率。
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
fifov1
- FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数据（wr_data） 、与读时钟同步的读有效（rden）和读数据（rd_data） 为了实现正确的读写和避免FIFO的上溢或下溢，给出与读时钟和写时钟分别同步的FIFO的空标志（empty）和 满标志（full）以禁止读写操
time_pwm1.rar
- 使用AVR芯片MEGA16同时产生三路完全同步pwm频率波，1MHZ,1KHZ,1HZ.使用CVAVR软件编译,use AVR chip MEGA16 to generate three synchronous pwm of 1MHZ,1KHZ,and 1HZ。compiled by CVAVR
51Synchronization
- 多个51单片机的同步控制，采用过零检测50HZ市电频率-More than 51 Single-chip synchronous control of
pinglvji
- 做的等精度频率计，采用等精度测量原理，即利用双计数器“相关计数”和“硬件同步分频”实现高低频率的等精度的测量。用FPGA实现频率测量、周期测量、时间间隔测量、相位测量及脉冲宽度的测量。所有的测量功能都由VHDL语言编程实现。-I do other precision frequency meter, use and other precision measuring principle, namely the use of dual-counter " related counts&qu
CyclonePLL
- Cyclone™ FPGA具有锁相环（PLL）和全局时钟网络，提供完整的时钟管理方案。Cyclone PLL具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出，进行系统级的时钟管理和偏移控制。Altera® Quartus® II软件无需任何外部器件，就可以启用Cyclone PLL和相关功能。本文将介绍如何设计和使用Cyclone PLL功能。 PLL常用于同步内部器件时钟和外部时钟，使内部工作的时钟频率比外部时钟更高，时钟延迟和时钟偏移最小，减小或调整时钟
PIC_CAN_CCP_UART
- PIC16F87X在CAN通信中的应用 利用CCP模块设计频率计 通用同步异步通信的应用-PIC16F87X in CAN Communication
AD9954_test
- ● 内置400MSPs时钟； ● 内含l4位DAC； ●相位、幅度可编程； ●有32位频率转换字； ●可用串行I／O控制； ●内置超高速模拟比较器 ●可自动线性和非线性扫频 ●内部集成有1024 X 32位RAM； ●采用1．8V电源供电； ●可4 20倍倍频； ●支持大多数数字输入中的5、，输入电平； ●可实现多片同步。 -● built-in clock 400MSPs ● includes l4-bit DA
frequence
- 采用多周期同步的方法，用单片机实现对输入频率的测量-Synchronous multi-cycle method, using single-chip realization of the measurement of the input frequency
CFO_Correction
- 载波频率同步Verilog程序 基于xilinx ise 实现-Carrier frequency synchronization Verilog program is based on xilinx ise to achieve
Study_on_Key_Technologies_of_n4-DQPSK_Modulation_a
- 本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案，重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis，简称DDS)，并针对各个关键模块算法进行matlab设计仿真，展示仿真结果。其次，研究调制解调系统解调部分的基本原理和各个模块的设计方案，重点研究差分解调，数字下变频和位同步算法，也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真，得出结论。在此基础 上，采用超高速
pwmfangzhenchengxu
- 本设计采用基于AVR内核的MEGA8单片机，该单片机集成了相当丰富的片上资源，其中就包含有三路独立的PWM输出，在8MHz的晶振频率下，最高可以输出31.25KHz的8位分辨率脉宽，设计中主要是利用MEGA8的PWM输出功能来完成三路PWM波形的输出，其中两路是同步反向输出，频率、脉宽均可调，另外一路单独输出，脉宽可调。-This design based on AVR core MEGA8 microcontroller, which integrates a rich on-chip res
sdr
- 全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构，详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法， 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析，确定了FPGA中的系统实现方案。在此基础上，本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计
Pulse-signal-process
- 可以实现一下四项指标的程序1．设计8路脉冲信号发生器，其脉宽和频率均可调。 2．其中6路信号的频率同步可调，频率范围在0.1HZ-1MHZ，步进值自行设置。 3．其中2路信号的频率相同，但有相位差，2路信号的相位差用按键可调，步进值自行设置。 4． LED显示器上自动显示信号的频率值。-Can achieve the four indicators of the program. Design 8-channel pulse signal generator, the pulse w