CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 10进制时

搜索资源列表

  1. M430OS_V1.2020060418

    0下载:
  2. 说明: 此演示程序包含六个任务: softclock 软时钟任务 task1 向端口2的每个管脚输出方波的任务 task2 向端口3的每个管脚输出方波的任务 task3 向端口4的每个管脚输出方波的任务 task4 向端口5的每个管脚输出方波的任务 taskled 点亮P1.0上指示灯的任务 6个任务,加上M430/OS的空闲任务,共7个任务,系统开辟了6块堆栈,空闲任务使用main程序的堆栈,空闲任务不保存现场。每块堆栈的大小可以不
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:8.91kb
    • 提供者:王培明
  1. progtstdyfthfge

    0下载:
  2. 单片机和PC机串口通讯实例说明 首先打开串口调试程序并按要求设置。启动51板后,按S10切换至接收状态,按S12切换至发送状态,启动默认为发送状态。 发送状态: 进入发送状态后,可向PC发送1-9 9个数字,并且数码显示同时显示发送的数,按S1发送1,按S2发送2,依次到按S9发送9。S11无用。发送成功可在串口调试程序的数据接收栏中显示收到的数据。 发送状态: 进入发送状态后,在串口调试程序的数据发送栏中输入00-FF的16进制2位数,点击手动
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:976byte
    • 提供者:后果发挥
  1. M430_RTOS_For_IAR_v3.42a

    0下载:
  2. 一个使用MSP430汇编语言写的 RTOS,此版本为 V1.1 版并已修正过在 IAR MSP430 V3.42A 编译后可于 Simulator 下正常调度工作了,其中设置的六个任务上都下了断点,方便在 Simulator 下观测任务调度,兹将原使用说明详列如下: M430/OS 演示程序 V1.1 版,此演示程序包含六个任务: softclock 软时钟任务 task1 向端口2的每个管脚输出方波的任务 task2 向端口3的每个管脚输出方波的任务 task3 向端口4的
  3. 所属分类:uCOS开发

    • 发布日期:2008-10-13
    • 文件大小:17.39kb
    • 提供者:kly
  1. clock

    1下载:
  2. 数字钟的程序,功能说明如下所示: 1.完成秒/分/时的依次显示并正确计数; 2.秒/分/时各段个位满10正确进位,秒/分能做到满60向前进位; 3.定时闹钟:实现整点报时,通过语音设备来实现具体的报时; 4.时间设置,也就是手动调时功能:当认为时钟不准确时,可以分别对分/时钟进行调整 5.可以选择使用12进制计时或者24进制计时。 使用QuartusII6.0编译仿真通过,语言使用的是VHDL,可以方便的移植到其他的平台上面。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:227.56kb
    • 提供者:余宾客
  1. serial

    0下载:
  2. -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 --PC机上安装一个串口调试工具来验证程序的功能。 -- 程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 --制器,10个bit是1位起始位,8个数据位,1个结束 --位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 --现相应的波特率。程序当前设定的div_par 的值是0x104,对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:64.1kb
    • 提供者:johnson
  1. amo_tool_V1_2_6

    1下载:
  2. 名称:amo的编程小工具集合版本:V1.2.6 我平时编程和设计时常用的小工具集合。功能: 1-8位校验和 2-16位校验和 3-计算CRC8 4-计算CRC16 5-计算CRC32 6-计算MD5 7-计算SHA1 8-十六进制字符串转换为Ascii字符串 9-Ascii字符串转换为十六进制字符串 10-十六进制字符串转换为浮点数 11-浮点数转换为十六进制字符串 12-统计文章的字符个数,精确到每一个字符 13-把文件转换为C语言数组(这样可以把文件嵌入到我们的程序中) 14-电阻值选型(开
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2013-12-06
    • 文件大小:40.29kb
    • 提供者:amo
  1. CC2420_Point_to_point_wireless_communications

    1下载:
  2. PC 通过串口工具在发送节点A 端输入想要发送的数据,点击发送,在接收节点B 端 PC 上的串口工具上,可以看到节点B 收到的内容。如要发送10 个字节内容为11 22 33 44 55 66 77 88 99 AA 的数据/时,在发送节点A 端的串口工具上输入 0A 11 22 33 44 55 66 77 88 99AA,其中0A 代表要发送数据的长度,以16 进制表示。在接收节点B 端的串口工具上就可以收到相应的数据。-PC through the serial port tool
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2014-01-15
    • 文件大小:73.23kb
    • 提供者:关飞
  1. serial

    0下载:
  2. 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位,8个数据位,1个结束位。 串口的波特律由程序中定义的div_par参数决定,更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x104,对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步. 程
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.36kb
    • 提供者:riversky
  1. count

    1下载:
  2. 吉大短学期CPLD实习程序 可逆10 进制计数器,用1 位拨码开关进行加减控制:输入为0 时进行加计数,当输入为1 时进行减计数;用1 位拨码开关进行同步清零控制:输入为0 时清零,输入为1时正常计数。计数结果用数码管显示-Chittagong short term internship program CPLD reversible binary counter 10, with an addition and subtraction DIP switch control: when th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-10-14
    • 文件大小:136kb
    • 提供者:吴琦轩
  1. uart

    0下载:
  2. 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位,8个数据位,1个结束位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x104,对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是:串口处于
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:795.53kb
    • 提供者:Domo
  1. digital-clock

    1下载:
  2. 数字钟是计时仪器,它的功能大家都很熟悉。本实验对设计的电子钟要求为: 1.能够对s(秒)、min(分)和h(小时)进行计时,每日按24h计时制; 2.min和h位能够调整; 3.设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟,二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成,小时计数器较复杂,需要设计一个24(或12)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:11.5kb
    • 提供者:hanbaoshuai
  1. Digital-clock-circuit-diagram

    1下载:
  2. 数字钟的电路图.1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能,可以对小时和分单独校时,对分校时的时候,停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。4. 具有正点报时功能,正点前10秒开始,蜂鸣器1秒响1秒停地响5次。-Digital clock circuit diagram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:942.79kb
    • 提供者:kjx
  1. ffff-to-65535

    0下载:
  2. 16进制到10进制转换。编程时很有用的,试试吧,希望能帮到您。-The function expected of the C library startup code for defining the stack and heap memory locations. For the C library version of the startup code, provide this function so that the C library initialization c
  3. 所属分类:SCM

    • 发布日期:2017-04-05
    • 文件大小:4.33kb
    • 提供者:yjj
  1. Lantern

    0下载:
  2. 做个15路输出的彩灯,使用P0.0~P0.7和P2.0~P2.6端口输出;预置数为15个1(10进制32767)。 设置+1(P3.3)和-1(P3.4)两个按钮。 可以减到十进制32047,到32047后如果继续按-1按钮,可以回到32767重新进行减法。 加法也一样,加到32767后,再按+1按钮可以到32047重新+1. 再设置一个按钮(P2.7),当P2.7接地时,在当前显示的数字上减去十进制数1712进行显示。 -Lantern to be a 15-way
  3. 所属分类:SCM

    • 发布日期:2017-12-08
    • 文件大小:27.46kb
    • 提供者:Bruce
  1. VHDLRS232Slave

    0下载:
  2. 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.4kb
    • 提供者:yanganggang
搜珍网 www.dssz.com