搜索资源列表
multiplier
- 8*8乘法器及其测试:采用booth编码的乘法器:1. ultipler_quick_add_4 即4位的并行全加器,在这里主要起了两个作用:第一个是在求部分积单元时,当编码为3x时用来输出部分积;另外一个是在将部分积加起来时,求3到6位时所用到。 2. ultiplier_quick_add_5 即5位的并行全加器,这里用来分别计算积的7到11位和12到16位。 3. ultiplier_unit_4 这个模块是用来实现部分积的,每一个模块实现一个部分积的4位,因此一个部分
verilog-example
- 4位并行乘法器 4位超前加法器 ALU 计数器 滤波器 全加器 序列检测器 移位器-failed to translate
f_adder_4bit
- 四位二进制全加器,用原理图输入的形式实现,在Quartus II 5.1下编译通过。-4 binary full adder, with schematic input in the form of implementation, compiled in the Quartus II 5.1 adoption.
ex1.v
- 用Verilog HDL 实现的4位二进制全加器。-4-bit full adder implemented with Verilog HDL
adder4_head
- 4位二进制并行加法器。现在普遍使用的并行加法器是超前进位加法器,在几个全加器的基础上增加了一个超前进位形成逻辑,以减少由于逐步进位信号的传递所造成的时延。-Four binary parallel adder. Now commonly used parallel adder is advanced in several adder, carries on the basis of QuanJia device adds an advanced form logic, to reduce car
Sainty2
- 里边有一个半加器。、一个全加器、一个触发器和一个无符号4乘4的乘法器程序,可以完成4位无符号数相乘-Inside there is a half adder. , A full adder, a flip-flop, and an unsigned 4 by 4 multiplier process can be completed by multiplying the number of 4-bit unsigned
quanjiaqiheDchufaqi
- 设计一个全加器元件,再用该元件连成4位二进制加法器 设计一个D触发器元件,再用该元件连成4位寄存器 -Design a full adder component, then the component with a 4-bit binary adder design a D flip-flop element, then the components together into four registers
mult
- 4级流水乘法器,本文利用FPGA完成了基于半加器、全加器、进位保留加法器的4比特流水乘法器的设计,编写VHDL程序完成了乘法器的功能设计,并通过Modelsim进行了仿真验证。-Four water multipliers, this paper complete FPGA-based half adder, full adder, carry-save adder 4 bit pipeline multiplier design, write VHDL program to complete
adder
- 用vhdl语言,在 QuartusII下,用图形输入方式,实现一个4位二进制全加器,经设备验证无错误,且运行良好-In QuartusII vhdl language, graphical input, a 4-bit binary full adder verified by the equipment error-free and running well
lqz6
- 这个程序可以实现用图形输入方式,实现一个4位二进制全加器。-This procedure can be achieved using graphical input, to achieve a 4-bit binary full adder.
程序案例LabVIEW上实现虚拟示波器
- 程序案例LabVIEW上实现虚拟示波器位全加器. .............................\3位二进制译码器.vi .............................\4选1数据选择器.vi .............................\RS触发器.vi .............................\RS触发器仿真过程.vi .............................\时钟.vi .................
CS5211eDP到LVDS转换器方案|CS5211中文规格书|CS5211资料
- CS5211是一个eDP到LVDS转换器,配置灵活,适用于低成本显示系统。CS5211与eDP 1.2兼容,支持1车道和2车道模式,每车道速度为1.62Gbps和2.7Gbps。CS5211采用强大的SerDes技术,可以以较低的误码率恢复高速串行数据。 CS5211 LVDS发射机支持单端口和双端口模式。CS5211支持的最大分辨率是WUXGA(1920x1200)。CS5211有4个配置引脚,可支持16种不同的组合一个EEPROM图像的面板分辨率和LVDS工作模式。此外,还提供了一个简