搜索资源列表
AES
- AES在AVR单片机上的实现 资源要求 Program: 4492 bytes (6.9％ Full) (.text + .data + .bootloader) Data: 745 bytes (9.1％ Full) (.data + .bss + .noinit) 可以在AVR Studio中模拟运行 AES加密和解密 在AVR Studio 中模拟运行 Ctrl+F7 后，模拟执行到main入口处 按F5后, 知道到加密完成 可以看
AES
- AES加密解密算法，调试通过。可在单片机上直接使用。-AES
aes
- aes的加密解密算法的源代码以及测试源代码和仿真结果图-aes encryption decryption algorithm source code and test source code and simulation results map
aes_core_128bits
- 高级加密算法verilog版,包括加密和解密算法，其中有s盒，行移位，列混淆等具体算法。-aes encryption for verilog，include subbyte,shiftrow,mixcol,addroundkey.
aes256
- VC写的的AES256加密解密源码，加密解密写在一起，需要的话可剥离-AES VC
AES_verilog
- 对AES算法加密解密的Verilog源代码，可以实现其128位和256位明文密文之间的转换。-AES algorithm for encryption and decryption of Verilog source code, can achieve the conversion of its 128 and 256 between the plaintext ciphertext.
AESTest
- AES加密目前世界上最好的加密方法，本工程实现了简单的AES加密解密，基于51单片机-The best encryption method AES encryption world today, the project implements a simple AES encryption and decryption, based on 51 single
51AES
- 基于51单片机的AES加密解密算法实现加密解密-51 single AES encryption and decryption algorithms
AES
- AES加密和解密算法的硬件语言描述，很值得大家来学习！-AES hardware encryption and decryption algorithm descr iption language, it is worth learning!
AES
- AES的加密解密verilog全部源代码-AES encryption and decryption verilog full source code
aes
- AES128/196/256 加解密源码，可实现ECB模式加密，HEX输出。密码及明文没有补齐功能，需手动补齐。无需特殊库文件，适合单片机使用。已测试，可正常使用。-AES128/196/256 encryption source code, can achieve ECB mode encryption, HEX output. The password and the plaintext without the need to manually fill up function. No sp
AES-BASE64
- 亲测可用的AES128+BASE64实例源码，适合单片机使用。可实现明文加密Base64格式输出，ECB模式0补齐。可实现Base64格式输入，AES128解密输出。密钥可指定。内附详细说明，并有测试实例。 -Pro AES128+BASE64 example source code, suitable for single use. Can realize the encrypted Base64 format output, ECB mode 0 filled. Can achieve
AESdec
- 安全传输协议，使用aes加密解密。防止数据被窃取-Secure transport protocol using AES encryption and decryption. Prevent data being stolen
OOO
- AES 低资源利用率的加密解密，状态机的使用，128位的-Encryption and decryption, the state machine of low resource utilization using AES 128-bit
AES
- AES算法部分模块行位移列变换以及主题程序加密解密-AES algorithm transforms part of the module rows and columns relating to the displacement of encryption and decryption program
AesTest
- Aes加密解密算法，采用的AES编码:AES/ECB/PKCS5Padding -AES encode /decode:AES/ECB/PKCS5Padding
16字节加解密的AES算法
- 基于STM32的16字节加解密的AES算法(STM32 based AES algorithm for 16 byte encryption and decryptio)
AESj 加密解密Verilog
- 128位AES加密解密，可以在FPGA上实现
各种密码算法的FPGA实现情况
- 各种密码算法的FPGA实现情况 1.AES算法FPGA实现分析 2.DES加密算法的高速FPGA实现 3.RSA加解密运算的FPGA硬件实现研究(FPGA implementation of various cryptographic algorithms)