CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - BCD Verilog

搜索资源列表

  1. freqm

    0下载:
  2. a simple implementation of a frequency meter with the BCD-counter and the 7-segment LED display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:12.78kb
    • 提供者:wangfeng
  1. binarytobcd_arithmetic

    0下载:
  2. Binary to BCD arithmetic. 这东西真不错-Binary to BCD arithmetic. This is something really good
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:3.28kb
    • 提供者:Reguse
  1. Bin16_BCD5

    0下载:
  2. it is a binary16 to BCD converter .it will work on spartan 3 xilini devices.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:827byte
    • 提供者:ali
  1. bin2bcd

    0下载:
  2. Binary to BCD converter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:520byte
    • 提供者:Natacho
  1. 7-segment

    0下载:
  2. VHDL Design of BCD to 7-segment decoder using PROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:59.13kb
    • 提供者:FATIMA
  1. traffic_lights

    1下载:
  2. Verilog语言3个程序,包括4位二进制的BCD码加法器,ALU位片,交通信号灯。既有源码也有word文档说明。-Verilog language three procedures, including 4-bit binary code of the BCD adder, ALU-bit chip, traffic lights. Only source documents that have word.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.52mb
    • 提供者:郭函
  1. bcd-decoder

    0下载:
  2. 用Verilog实现的BCD译码器. 经Quartus||波形仿真无误 经硬件验证无误-BCD decoder Realized by Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:53.65kb
    • 提供者:萧月
  1. Binary_to_BCD_Converter

    0下载:
  2. General Binary-to-BCD Converter The linked code is a general binary-to-BCD Verilog module, and I have personally tested the code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:25.16kb
    • 提供者:volkan
  1. choosebcd

    0下载:
  2. 基于vhdl的BCD码转ASCII码的设计,已经经过调试,可直接使用-Vhdl code based on the BCD to ASCII code of the design, debugging has been directly used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:890byte
    • 提供者:郭帅
  1. sn7448

    0下载:
  2. verilog实现的“BCD/七段译码器”。-verilog implementation " BCD/Seven-Segment Decoder."
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:567byte
    • 提供者:王先生
  1. bcd_updown_counter2

    0下载:
  2. It is a simple 4-digit bcd up down counter written in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:574byte
    • 提供者:jason
  1. bcd_adder

    0下载:
  2. verilog code for bcd adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:9.81kb
    • 提供者:sandeep
  1. bcd

    1下载:
  2. 4位bcd码加法器的verilog代码 -4 bit bcdadder verilog4 bit bcdadder verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:3.23kb
    • 提供者:严迪超
  1. digital-frequency

    0下载:
  2. 数字频率计 采用Verilog语言编写,分为8个模块,分别是计数器,门控,分频,寄存器,多路选择,动态位选择,BCD译码模块-Digital frequency meter using Verilog language, divided into eight modules, namely, the counter, gated, frequency, register, multiplexer, Dynamic Choice, BCD decoding module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.21mb
    • 提供者:multidecoder
  1. verilog_program

    0下载:
  2. 各种初学Verilog者需要练习的实例代码集锦,包含加法器,BCD计数器,2分频,交通灯等等!-Beginners need to practice a variety of examples of Verilog code highlights, including the adder, BCD counters, 2 frequency, traffic lights and more!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:31.6kb
    • 提供者:lyh
  1. BCD

    0下载:
  2. BCD码减法实现程序,非常完整,采用Verilog HDL语言实现。-BCD subtraction to achieve program code, very complete, using Verilog HDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:151.91kb
    • 提供者:江浩
  1. 2BCD

    0下载:
  2. 二进制转BCD码 verilog hdl Quartus II 9.0sp2 编译通过 所有的文件-Binary to BCD code verilog hdl Quartus II 9.0sp2 compile all the documents
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:280.19kb
    • 提供者:王冠
  1. bcd counter

    0下载:
  2. Binary counter design in verilog
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:172kb
    • 提供者:Armaghan
  1. ContadorBCDFinal

    0下载:
  2. Codigo BCD en lenguaje descr iptivo verilog CINVES
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:1kb
    • 提供者:danoboook
  1. 4位BCD计数器

    0下载:
  2. 用Verilog语言编程实现4位BCD计数器的功能(Write the programm with Verilog language to implement the function of 4 - bit BCD counter.)
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2018-05-01
    • 文件大小:25kb
    • 提供者:limaozi
« 12 3 4 »
搜珍网 www.dssz.com