搜索资源列表
1335c51
- SED1335驱动320x240图形液晶驱动演示程序320x240液晶模块配用sed1335驱动接口板，sed1335驱动接口板上配用32K ram-SED1335 drive 320x240 graphics LCD driver demo program 320x240 LCD module using block sed1335 driven interface board, the board sed1335 driven interface using 32K ram
d169_dma
- D169 Demo - DMA0 Repeated Burst to-from RAM, Software Trigger Descr iption A 32 byte block from 220h-240h is transfered to 240h-260h using DMA0 in a burst block using software DMAREQ trigger. After each transfer, source, destination and DMA
256.16-RAM
- VHDL语言编写，实现256×16RAM块功能，稍加修改即可改变RAM块的容量-VHDL language, achieving 256 ×16RAM block .A little change can change the capacity of the block RAM
using_the_block_RAM_in_Spartan-3_FPGA
- Spartan-3 系列 FPGA 中的 Block RAM 的使用-using the block RAM in Spartan-3 FPGA
BlockRAM
- xilinx BlockRAM 级联，利用Xilinx原语（非IP Core），更大灵活性-xilinx BlockRAM cascade, using Xilinx primitive (non-IP Core), greater flexibility
MSP430F2618_Run_in_RAM_Flash
- 430F2618单片机在Flash块操作时必须让程序在RAM中运行；该程序为一段例程，演示如何从Flash中拷贝程序到RAM,在RAM中操作FLASH-430F2618 MCU program in RAM and run for oprate Flash use block.
XAPP204
- Using Block RAM for High-Performance Read.Write Cams
kuozhanRAM-RAMshujukuaifuzhi
- 单片机实验：扩展RAM数据块复制，可实现块数据的搬移-Single-chip experiments: the expansion of RAM data block copy, block data can be moved
dds_easy
- 直接频率合成DDS模块的ise工程，可以直接下载，在Spartan3/Spartan3E上验证通过。该DDS模块可以产生双通道的不同频率的正弦波，也可以产生同频的任意相位差的相移波形。本模块累加器位数为32位，可以产生12位相位精度12位量化精度的正弦波。该设计例化一个Block Ram，为节省储存空间仅需要储存1/4周期的数据。根据需要，可以重新修改数据，改变波形。-DDS direct frequency synthesizer module ，ise project, can be dir
TechXclusives-ReconfiguringBlockRAMs
- Xilinx FPGA block RAM reconfig via JTAG
TechXclusives-UsingLeftoverMultipliersandBlockRAM
- Xilinx FPGA using leftover multipliers and block RAM
1
- 利用程序在ROM中设置40个固定数值在41～80的BCD码数据，程序运行时，把该数据块读到片内RAM的20H～47H区间，然后把该数据块变换为BIN码（二进制制）存于片内的48H ～6FH区间，再把BIN数据变换为ASCII码存于片外RAM 0100H ～ 013FH区间。-The use of the program ROM set 40 fixed values in the 41 ~ 80 BCD code data, the program runs, to read the data
Ram-block-code
- It is a VHDL code for Block RAM
RAM_BLOCK
- Ram block code in Verilog
BlockRam
- 块状ram使用实例，实现深度和宽度可调的FIFO，buffer。-The block ram instance, depth and width adjustable FIFO, buffer.
Blockramhist
- 提供一个基于block RAM 的直方图统计，使用一个buffer解决了由于流水线产生的读写RAM时间差 主要提供设计思路，控制逻辑和输出可另行设计-block RAM hist
RAM_Delay
- 利用块RAM实现数据延时，ab两路数据的位宽都是32位，a路延时16个时钟，b路延时8个时钟-Using block RAM data latency, ab two way data bits wide is 32, a way to delay 16 clock, eight clock delay b road
ex9_cof_M4K_test1
- FPGA器件中通常嵌入一些用户可配置的存储块，此代码是关于基M4K块的单RAM配置仿真实验。 -FPGA devices are usually embedded memory blocks some user-configurable, this code is based on a single M4K block RAM configuration simulation.
ram
- vhdl code for simple ram block
Screen-saver
- 设计一个屏幕保护程序，对其编译，仿真，下载。 屏幕保护程序具体要求如下： 1. 使用ISE附件中的CORE Generator在块RAM/ROM中存储一幅图像数据，将此模块作为屏幕保护程序的一部分，存储屏幕保护程序中所用的图像。 2. 当启动程序或者按下btn[3]时，图像显示在其初始位置（C1，R1）处，（C1，R1）为图像左上角像素点初始位置。这里，我们设置的初始位置即为左上角坐标（0,0）处。 3. 按下btn[0]，图像按照设定方式产生动态效果。我们的实验中设计的是按下