CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - Design of Digital Clock

搜索资源列表

  1. szzsj

    0下载:
  2. 本文设计的数字钟具有以下特点: 1、具有时、分、秒计数显示功能,以二十四小时循环计时。 2、具有清零,调节小时,分钟的功能。 3、具有整点报时同时LED灯花样显示的功能。 -This paper describes the design of digital clock with the following characteristics : 1, with time, minutes and seconds count display function, to the 24-h
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:12.34kb
    • 提供者:cheng
  1. protelshzzh.rar

    0下载:
  2. 基于单片机的数字钟设计电路图,以及PCB仿真图。,MCU-based design of digital clock circuit, and PCB simulation Fig.
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:370.2kb
    • 提供者:wang
  1. clock

    0下载:
  2. 资料中包括了利用凌阳61板和液晶块搭建一个多功能数字电子钟的源码和完整的电路原理图,理论上只要按照指示做,把程序烧进去,就能马上运行。是我一个完整的毕业设计。-Information, including the use of Sunplus 61 boards and blocks to build a multi-function LCD digital clock source and a complete circuit schematic diagram, in theory, as
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:180.46kb
    • 提供者:曾明
  1. shuzizhong2008

    0下载:
  2. 本文描述了数字钟的设计方案和具体的设计步骤及代码,功能比较全面,可以直接用作课程设计!-This paper describes the design of digital clock program and the specific design steps and code, function more comprehensive and can be directly used for curriculum design!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:79.28kb
    • 提供者:liuxiaozhong
  1. clock

    0下载:
  2. 数字钟设计,有分秒显示,上下午显示,可下载到FPGA板子上进行数字显示哦-Digital clock design, there are minutes and seconds display, on the afternoon of shows can be downloaded to the FPGA on the board figures show Oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:3.58kb
    • 提供者:幸福
  1. MCU_Digital_Clock

    1下载:
  2. <基于单片机的数字钟设计> 个人做的毕业设计,带Protel图,源代码用proteus软件仿真通过,附有毕设论文-<Based on single-chip digital clock design> individuals do graduate design, with Protel map, the source code through the use of Proteus software simulation, complete with paper-ba
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:572.18kb
    • 提供者:JiangChunlin
  1. Digital_Clock

    0下载:
  2. 使用汇编语言实现数字时钟设计,用7seg完成显示,并可以通过button对时钟进行调整。并包括系统仿真原理图,适合做设计者使用-The use of assembly language to achieve digital clock design, with the completion of 7seg show, and can adjust the button on the clock. And includes system simulation schematic diagram,
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:145.81kb
    • 提供者:wl
  1. vhdl-digital-clock-design

    0下载:
  2. 设计一个具有特定功能的数字电子钟。准确计时,以数字形式显示h、min、s 的时间。小时的计时要求为二十四进位,分和秒的计时要求为六十进位。 该电子钟上电或按键复位后能自动显示系统提示00-00-00,进入时钟准备状态;第一次按电子钟功能键,电子钟从0时0分0秒开始运行,进入时钟运行状态;再次按电子钟功能键,则电子钟进入时钟调整状态,此时可利用各调整键调整时间,调整结束后可按功能键再次进入时钟运行状态。 -Designed with a specific function of a dig
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-28
    • 文件大小:6.22kb
    • 提供者:andy
  1. clock

    0下载:
  2. 用单片机定时器做的数字时钟程序,适合初学者掌握有关定时器的概念。-use the interrupt to design a digital clock, property for the new learner of mcu51.
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1.34kb
    • 提供者:wangxuejia
  1. vhdl-clock

    0下载:
  2. 数字时钟的VHDL课程设计 涉及到的几个要点有 分频模块 时分秒模块 扫描模块 显示模块-Digital Clock Design of VHDL course of a few key points related to one of those who every minute frequency module module module module scan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-27
    • 文件大小:104.08kb
    • 提供者:li
  1. deCPLDVHDLshijong

    0下载:
  2. 基于CPLD的VHDL语言数字钟(含秒表)设计 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。 -CPLD based on the VHDL language di
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-31
    • 文件大小:93.04kb
    • 提供者:wuhuisong
  1. digital_clock_design

    0下载:
  2. 利用VHDL语言,逻辑器件设计CPLD,实现数字钟-Using VHDL language, design of logic devices CPLD, digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:620.12kb
    • 提供者:fei
  1. 1632driver

    0下载:
  2. 􀋛 是一种显示驱动器,它广泛应用在数字时钟、温度计、湿度计等工业仪器仪表显示中。􀊳 步行小绿人是利用驱动由个×点阵块组成的×点阵幕来显示小緑人行走动画。采为主芯片来控制进行数据传输,通过三根线数据写入。 有两种显示方式:此设计采用显示方式。􀊳 步行小绿人由幅不同姿势的画面来完成一个走路动作。按键用来改变小绿人动作状态。􀊳 -􀋛 is a display driver, it is widely used
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:821byte
    • 提供者:张钧
  1. digitalwatch

    0下载:
  2. Describe: This VHDL digital clock, the use of digital control and FPGA design to achieve a number of counter clock, show hours, minutes ,seconds and alarm. The procedure depends on the metric system and consider six decimal counter preparation. The e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:90.27kb
    • 提供者:eric carmen
  1. The_Final_Exp

    0下载:
  2. 嵌入式系统课程设计题目(2009年) 七段数码管数字钟(▲) 关键词:数字时钟 1、 硬件:JXARM9-2410教学实验箱,PC机。 2、 软件:PC机操作系统Windows(2000、XP)ADT IDE集成开发环境。 -Design of Embedded Systems Course Title (2009) seven-segment digital tube digital clock (▲) Keywords: digital clock 1, the hard
  3. 所属分类:Embeded Linux

    • 发布日期:2017-03-31
    • 文件大小:2.06kb
    • 提供者:邓耀晶
  1. clock

    0下载:
  2. 本文主要讲述的是智能电子钟设计与制作,从基本原理出发,主要涉及基于单片机的数码管电子钟的制作,含汇编程序。-This article is about the intelligent design and production of electronic clock, starting from first principles, mainly based on single chip digital control clock production, including assembler.
  3. 所属分类:SCM

    • 发布日期:2017-04-05
    • 文件大小:360.13kb
    • 提供者:jackson
  1. digital-clock-design

    0下载:
  2. VHDL语言编写的数字时钟设计程序,含源代码和波形仿真,还有顶层电路设计。-The VHDL language of the digital clock design procedures, including source code and the waveform simulation, but also the circuit design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:12.86kb
    • 提供者:h
  1. clock

    0下载:
  2. 用VHDL 语言设计数字钟,实现在数码管上显示分钟和秒,并且可以手动调节分钟, 实现分钟的增或者减。该设计包括以下几个部分: (1)分频电路的设计,产生1Hz 的时钟信号,作为秒计时脉冲; (2)手动调节电路,包括“时增”“时减”“分增”“分减”。 (3)时分秒计时电路。 (4)7 段数码管显示电路。 将 SW1 和SW2 初始状态均置为高电平。拨动开关SW1 到低,分钟进行加计数,秒停 止计数,当计数到59 时,从00 开始重新加计数,将SW1 拨动到高时,在当前状
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:484.13kb
    • 提供者:panda
  1. digital-clock-circuit-.ms13

    0下载:
  2. 数电_Multisim设计_数字时钟电路 (显示时:分:秒 CP 频率 f 1Hz) 【电路说明】 1 基于 74LS160 做三个计数器(时:24 进制,分:60 进制,秒:60 进制) 2 秒针计数器完成一次计数后,进位给分针计数器的 P 和 T。 分针计数器完成一次计数后,进位给时针计数器的 P 和 T。-Digital circuit _Multisim design _ digital clock circuit (Display: hours: minutes
  3. 所属分类:HardWare Design

    • 发布日期:2017-12-13
    • 文件大小:200.34kb
    • 提供者:WeiDi
  1. digital-clock

    0下载:
  2. 本源代码是基于AT89S52单片机数字钟的设计仿真,通过asm汇编程序,用proteus仿真软件,实现数字钟的实时显示。-The source code is based on the design and simulation of digital clock on AT89S52 by assembler asm, with proteus simulation software to achieve real-time display digital clock.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-12
    • 文件大小:41.69kb
    • 提供者:wang
« 12 3 4 5 6 7 8 9 10 ... 14 »
搜珍网 www.dssz.com