CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - E3 E1

搜索资源列表

  1. AES AES快速算法和蓝牙设备中用的E0算法

    2下载:
  2. AES快速算法和蓝牙设备中用的E0算法(用于加密)、E1算法、E2算法、E3算法(用于密钥管理和鉴权等)等,AES fast algorithms and Bluetooth devices using the E0 algorithm (for encryption), E1 algorithm, E2 algorithm, E3 algorithm (for key management and authentication, etc.)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-11-08
    • 文件大小:9.91kb
    • 提供者:
  1. MuxDemux_E1_E3

    0下载:
  2. E3 -Mux / Demux - Multiplexer of 16 E1 Channels-E3 -Mux / Demux - Multiplexer of 16 E1 Channels
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:7.03kb
    • 提供者:qi
  1. VHDL_hdb3_decoder

    0下载:
  2. E1 and E3 line code HDB3 implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:116.88kb
    • 提供者:
  1. pic18f2550-usb-izole-triyak-kontrol-ccs-c-visual-

    0下载:
  2. Than 8 switch outputs Port B of the PIC18F2550 is used. Power gets the circuit from the USB port. Power supply is separate from the microcontroller and the computer galvanically. switching signals USB socket intended as a virtual serial port COM4. To
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-13
    • 文件大小:3.03mb
    • 提供者:oktay kuzu
  1. jisuanqi

    0下载:
  2. 此多功能计算器具有简单加减乘除运算,求logX,lnX,x的y次方,连续加减 乘除运算,除数为 0 显示错误1:"E1";数据位数超过8位时,显示错误2:"E2";需要保留3位小数时,如果结果的整数部分超过能显示的位数,显示错 误3:"E3"等一些功能。 -This multi-function calculator with simple arithmetic operations, seeking logX, y th lnX, x, and successive subtracti
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:3.21kb
    • 提供者:李先生
  1. ek-lm4f120xl--interrupts

    0下载:
  2. ek-lm4f120xl TI Stellaris LaunchPad 例程之中断实验-This example application demonstrates the interrupt preemption and tail-chaining capabilities of Cortex-M4 microprocessor and NVIC. Nested interrupts are synthesized when the interrupts have the same p
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-01
    • 文件大小:157.6kb
    • 提供者:123
  1. hdbn

    0下载:
  2. This “core” is actually two cores – an HDB3/HDB2/B3ZS Encoder that converts NRZ data into P and N pulses according to ITU-T G.703, and a HDB3/HDB2/B3ZS Decoder that converts P and N pulses into NRZ data according to ITU-T G.703. Note: HDB2 and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:8.63kb
    • 提供者:fronders
搜珍网 www.dssz.com